KR970077410A - 반도체 메모리 장치의 패드 연결방법 - Google Patents

반도체 메모리 장치의 패드 연결방법 Download PDF

Info

Publication number
KR970077410A
KR970077410A KR1019960015099A KR19960015099A KR970077410A KR 970077410 A KR970077410 A KR 970077410A KR 1019960015099 A KR1019960015099 A KR 1019960015099A KR 19960015099 A KR19960015099 A KR 19960015099A KR 970077410 A KR970077410 A KR 970077410A
Authority
KR
South Korea
Prior art keywords
test
pad
internal circuit
memory device
semiconductor memory
Prior art date
Application number
KR1019960015099A
Other languages
English (en)
Other versions
KR100206700B1 (ko
Inventor
박철우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960015099A priority Critical patent/KR100206700B1/ko
Publication of KR970077410A publication Critical patent/KR970077410A/ko
Application granted granted Critical
Publication of KR100206700B1 publication Critical patent/KR100206700B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • Dram (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 메모리 장치의 패드 연결방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 웨이퍼 테스트시 또는 본딩시에 하나의 전송 패드만을 사용하여 테스트 및 칩내부 동작을 제어함으로써 별도의 테스트용 패드를 필요치 않게 되어 칩면적을 줄일 수 있는 패드 연결방법을 제공한다.
3. 발명의 해결방법의 요지
본 발명은 외부입력에 응답하여, 패드를 통하여 패키지 이후 칩내부회로에 데이타를 전송하거나 웨이퍼 테스트시 상기 칩내부회로의 테스트회로로 소정의 제어신호를 전송하기 위한 반도체 메모리 장치의 패트 연결방법에 있어서, 상기 웨이퍼 테스트시 하나의 공통 패드가 상기 칩내부회로에 연결되며 상기 외부입력에 응답하여 소정 레벨의 테스트신호를 상기 테스트회로로 출력하는 과정과, 상기 패키지 이후 상기 데이타 전송시 상기 외부입력에 응답하여 상기 공통 패드의 출력으로 상기 테스트 신호를 차단하고 상기 칩내부회로를 동작시키는 과정을 특징으로 한다.
4. 발명의 중요한 용도
본 발명은 반도체 메모리 장치에 적합하게 사용된다.

Description

반도체 메모리 장치의 패드 연결방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 일실시예로서의 패드 연결방법을 보여주는 구성도.

Claims (8)

  1. 외부입력에 응답하여, 패드를 통하여 패키지 이후 칩내부회로에 데이타를 전송하거나 웨이퍼 테스트시 상기 칩내부회로의 테스트회로로 소정의 제어신호를 전송하기 위한 반도체 메모리 장치의 패드 연결방법에 있어서, 상기 웨이퍼 테스트시 하나의 공통 패드가 상기 칩내부회로에 연결되며 상기 외부입력에 응답하여 소정 레벨의 테스트신호를 상기 테스트회로로 출력하는 과정과, 상기 패키지 이후 상기 데이타 전송시 상기 외부입력에 응답하여 상기 공통 패드의 출력으로 상기 테스트 신호를 차단하고 상기 칩내부회로를 동작시키는 과정을 포함함을 특징으로 하는 반도체 메모리 장치의 패드 연결방법.
  2. 제1항에 있어서, 상기 칩내부회로는 소정의 제1제어신호에 의해 상기 웨이퍼 테스트시와 데이타 전송시의 논리레벨이 각각 결정되어 동작이 결정됨을 특징으로 하는 반도체 메모리 장치의 패드 연결방법.
  3. 제2항에 있어서, 상기 제1제어신호가 상기 웨이퍼 테스트시와 데이타 전송시에 각각 전원전압레벨 또는 접지전압레벨로서 상반된 값을 가짐을 특징으로 하는 반도체 메모리 장치의 패드 연결방법.
  4. 제1항에 있어서, 상기 테스트 신호는 스위칭에 차단됨을 특징으로 하는 반도체 메모리 장치의 패드 연결방법.
  5. 제4항에 있어서, 상기 스위칭이 퓨우즈 또는 클럭 인버터로 이루어짐을 특징으로 하는 반도체 메모리 장치의 연결방법.
  6. 제5항에 있어서, 상기 퓨우즈는 상기 웨이퍼 테스트시 열에 의해 컷팅됨을 특징으로 하는 반도체 메모리 장치의 패드 연결방법.
  7. 제5항에 있어서, 상기 퓨우즈는 상기 웨이퍼 테스트시 레이저에 의해 컷팅됨을 특징으로 하는 반도체 메모리 장치의 패드 연결방법.
  8. 제5항에 있어서, 상기 클럭 인버터는 상기 소정의 제1제어신호에 응답하여 제어됨을 특징으로 하는 반도체 메모리 장치의 패드 연결방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015099A 1996-05-08 1996-05-08 반도체 메모리 장치의 패드 연결방법 KR100206700B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960015099A KR100206700B1 (ko) 1996-05-08 1996-05-08 반도체 메모리 장치의 패드 연결방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960015099A KR100206700B1 (ko) 1996-05-08 1996-05-08 반도체 메모리 장치의 패드 연결방법

Publications (2)

Publication Number Publication Date
KR970077410A true KR970077410A (ko) 1997-12-12
KR100206700B1 KR100206700B1 (ko) 1999-07-01

Family

ID=19458104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015099A KR100206700B1 (ko) 1996-05-08 1996-05-08 반도체 메모리 장치의 패드 연결방법

Country Status (1)

Country Link
KR (1) KR100206700B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301044B1 (ko) * 1998-08-13 2001-09-06 윤종용 패키지하의내부신호제어가능반도체장치와테스트방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102657584B1 (ko) 2019-05-20 2024-04-15 삼성전자주식회사 내부 테스트 인에이블 신호를 이용하는 반도체 장치의 웨이퍼 레벨 테스트 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301044B1 (ko) * 1998-08-13 2001-09-06 윤종용 패키지하의내부신호제어가능반도체장치와테스트방법
US6553520B1 (en) 1998-08-13 2003-04-22 Samsung Electronics Co., Ltd. Integrated circuit devices with mode-selective external signal routing capabilities and methods of operation therefor

Also Published As

Publication number Publication date
KR100206700B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR920000072A (ko) 반도체 집적회로
KR860003664A (ko) 칩온칩(Chip-on-Chip)반도체 장치
KR960032493A (ko) 집적 회로 메모리
IE840263L (en) Integrated semiconductor circuit device for generating a¹switching control signal
KR920017126A (ko) 복수의 인터페이스 레벨을 출력 가능한 반도체 집적 회로장치
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
JPH06252722A (ja) 半導体デバイス
KR970077410A (ko) 반도체 메모리 장치의 패드 연결방법
US5920227A (en) Zero current draw circuit for use during a bonding option
JP2001015687A5 (ko)
KR960042745A (ko) 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치
KR870000805A (ko) 저전력작동 입력버퍼회로
JPS6048525A (ja) マイクロコンピユ−タ
KR960043146A (ko) 본딩패드옵션을 구비한 집적회로장치와 본딩패드옵션의 실행방법
KR930024018A (ko) 반도체 장치
KR970076876A (ko) 외부신호를 샘플링하는 레지스터회로
KR100244474B1 (ko) 본딩옵션회로
KR100223668B1 (ko) 반도체 메모리 장치
KR970008159A (ko) 반도체 메모리장치 및 구동전압 공급방법
KR950022139A (ko) 반도체메모리장치의 입력버퍼
KR970013750A (ko) 저잡음 출력 특성을 가지는 출력버퍼회로
KR970063961A (ko) 이.씨.씨(e.c.c) 제어회로
KR970029799A (ko) 반도체 기억장치의 파워라인 커플링 방지 회로
KR200360607Y1 (ko) 웨이트발생회로
KR970008195A (ko) 전류감지회로를 가지는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee