KR970076284A - 인터페이스회로 - Google Patents

인터페이스회로 Download PDF

Info

Publication number
KR970076284A
KR970076284A KR1019960062326A KR19960062326A KR970076284A KR 970076284 A KR970076284 A KR 970076284A KR 1019960062326 A KR1019960062326 A KR 1019960062326A KR 19960062326 A KR19960062326 A KR 19960062326A KR 970076284 A KR970076284 A KR 970076284A
Authority
KR
South Korea
Prior art keywords
potential
bus line
interface circuit
control signal
predetermined time
Prior art date
Application number
KR1019960062326A
Other languages
English (en)
Other versions
KR100216648B1 (ko
Inventor
요시노리 오까지마
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR970076284A publication Critical patent/KR970076284A/ko
Application granted granted Critical
Publication of KR100216648B1 publication Critical patent/KR100216648B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 반도체장치의 인터페이스회로에 관한 것으로, 데이터나 제어정보의 전송파형 상에서 고속동작을 방해하는 오버슈트나, 오동작의 원인이 되는 파형 왜곡인 글리치(glitch)를 신속하게 억제할 수 있는 인터페이스회로를 제공하는데 있다. 해결수단은 반도체장치(13, 14)사이의 접속에 사용되어 데이터나 제어정보를 전송하기 위한 버스선(11, …, 11)전위의 절환을채 ㅁ2을때, 검출된 절환방향에 따라서, 소정종류의 전위중 어느 전위로 소정시간만 전기적으로 버스선(11, …, 11)을 접속하는 제어를 실행하도록 구성되어 있다.

Description

인터페이스회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시형태의 인터페이스회로를 나타낸 기능블록도.
제2도는 제1도의 인터페이스회로가 설비된 반도체장치와 버스선의 접속상태를 설명한 블록도.
제3도는 제1도의 인터페이스회로를 사용한 경우의 데이터나 제어정보의 전송파형 상의 오버슈트나 글리치가 억제되는 모양을 나타내는 도면.

Claims (8)

  1. 반도체장치간의 접속에 사용되고 데이터나 제어정보를 전송하기 위한 버스선의 전위의 절환을 검출했을 때, 검출된 절환방향에 따라서, 소정종류의 전위중 어느 하나의 전위에 소정시간만 전기적으로 버스선을 접속하는 제어를 실행하도록 구성되어 있는 것을 특징으로 하는 인터페이스회로.
  2. 제1항에 있어서, 반도체장치간의 접속에 사용되고 데이터나 제어정보를 전송하기 위한 버스선의 전위의 절환을 검출하여, 절환의 방향에 따른 검출신호를 생성하는 입력레벨검출수단과, 상기 소정 종류의 전위를 생성하는 전위안정수단과, 상기 검출신호에 따라서, 버스선의 전위를 상기 소정종류의 전위중 어느 것으로 안정시킬지 여부를 결정하여, 버스선과 결정된 전위를 상기 소정시간만 전기적으로 접속하기 위한 제어신호를 생성하는 제어수단과, 상기 제어신호에 따라서, 제어신호에 따른 전위와 버스선의 전기적인 접속을 상기 소정시간만 실행하기 위한 스위치수단을 구비한 것을 특징으로 하는 인터페이스회로.
  3. 제2항에 있어서, 소정종류의 전위는 도체장치중 적어도 한종류의 전원전위, 전원전위에 접속된 콘덴서, 또는 전원전위에 접속된 종단저항에 의해서 생성되는 것을 특징으로 하는 인터페이스회로.
  4. 제2항 또는 제3항에 있어서, 상기 전위안정수단은 상기 소정종류의 전위로서, 반도체장치의 전원전위 및 접지전위를 생성하고, 제어수단은 상기 논리레벨의 한쪽으로서 상기 절환 방향을 검출하여 생성된 상기 검출신호에 따라서 버스선의 전위를 상기 전원전위로 안정시키기 위한 상기 제어신호를 생성하고, 또 상기 논리레벨의 다른쪽으로의 상기 절환 방향을 검출하여 생성된 상기 검출신호에 따라서 버스선의 전위를 상기 접지전위로 안정시키기 위한 상기 제어 신호를 생성하고, 상기 스위치수단은 상기 전원전위로 안정시키기 위한 제어신호에 따라서 상기 전원전위와 버스선의 전기적인 접속을 상기 소정시간만 실행하고, 또 접지전위로 안정시키기위한 제어신호에 따라서 상기 접지전위와 버스선의 전기적인 접속을 상기 소정시간만 실행하는 것을 특징으로 인터페이스회로.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 제어수단은 상기 검출신호 또는 데이터나 제어정보의 버스선으로의 출력을 검출하기 위한 검출부를 갖고, 상기 검출신호 또는 상기 버스선으로의 출력을 검출했을 때, 상기 제어신호를 생성하는 것을 특징으로 하는 인터페이스회로.
  6. 제5항에 있어서. 데이터나 제어정보의 버스선으로의 출력을 검출했을때의 버스선의 전위의 절환방향에 따른 전위로 버스선을 상기 소정시간만 구동하는 출력구동수단을 구비한 것을 특징으로 하는 인터페이스 회로.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 소정시간이 반도체장치의 입력주기 또는 출력주기보다도 짧은 것을 특징으로 하는 인터페이스회로.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서 상기 인터페이스회로는 반도체장치의 코어회로와 버스선 사이에 접속되어 있는 것을 특징으로 하는 인터페이스회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960062326A 1996-05-02 1996-12-06 인터페이스회로 KR100216648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8111514A JPH09297642A (ja) 1996-05-02 1996-05-02 インターフェイス回路
JP96-111514 1996-05-02

Publications (2)

Publication Number Publication Date
KR970076284A true KR970076284A (ko) 1997-12-12
KR100216648B1 KR100216648B1 (ko) 1999-09-01

Family

ID=14563251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960062326A KR100216648B1 (ko) 1996-05-02 1996-12-06 인터페이스회로

Country Status (4)

Country Link
US (1) US6094091A (ko)
JP (1) JPH09297642A (ko)
KR (1) KR100216648B1 (ko)
TW (1) TW312773B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434647B1 (en) * 1999-05-27 2002-08-13 Microsoft Corporation Reflected-wave bus termination
US6745268B1 (en) * 2000-08-11 2004-06-01 Micron Technology, Lnc. Capacitive multidrop bus compensation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6153759A (ja) * 1984-08-23 1986-03-17 Fujitsu Ltd 発振回路
US5184031A (en) * 1990-02-08 1993-02-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
US5179586A (en) * 1991-03-13 1993-01-12 Northern Telecom Limited Line interface circuit
JP3025118B2 (ja) * 1992-10-26 2000-03-27 株式会社日立製作所 半導体集積回路装置と情報処理システム
JP2925422B2 (ja) * 1993-03-12 1999-07-28 株式会社東芝 半導体集積回路
US5438283A (en) * 1994-08-11 1995-08-01 Sun Microsystems, Inc. Fast static cascode logic gate
US5568060A (en) * 1995-07-20 1996-10-22 Transwitch Corporation Circuit board insertion circuitry for high reliability backplanes
US5684411A (en) * 1995-10-13 1997-11-04 Seiko Communications Systems, Inc. Self-configuring bus

Also Published As

Publication number Publication date
KR100216648B1 (ko) 1999-09-01
TW312773B (en) 1997-08-11
JPH09297642A (ja) 1997-11-18
US6094091A (en) 2000-07-25

Similar Documents

Publication Publication Date Title
US5825206A (en) Five volt safe output buffer circuit that controls the substrate and gates of the pull-up devices
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
KR940022279A (ko) 신호전송방법과 신호전송회로 및 그것을 사용한 정보처리시스템
KR870009238A (ko) 고전압검출회로
WO2018020783A1 (ja) リンギング抑制回路
US4450571A (en) Two-way signal transmission and one-way DC power supply using a single line pair
KR880008336A (ko) 반도체 집적회로 장치
KR970063275A (ko) 반도체집적회로 및 그것을 사용한 회로장치
KR970076284A (ko) 인터페이스회로
US6727721B2 (en) Method for switching from a first operating condition of an integrated circuit to a second operating condition of the integrated circuit
ATE360279T1 (de) Regelungsschaltung für einen generator
KR970049539A (ko) 버스 드라이버 고장 검출 시스템
KR970016894A (ko) 데이타 전송 방식 및 데이타 전송 회로
JPH11353066A (ja) 出力バッファ
KR100546148B1 (ko) 범용 인터페이스를 사용하는 보드
JP3611980B2 (ja) インターフェース回路
KR900002193A (ko) 마이크로 프로세서
KR920009033A (ko) 제어 전압이 증가함에 따라 출력이 감소하는 구분(區分)적 전류원
KR100474547B1 (ko) 반도체메모리소자의데이타출력버퍼
KR0119736Y1 (ko) 전원전압 선택회로
KR970007575A (ko) 모니터 온/오프 컨트롤 장치
KR20000038211A (ko) 전력 온 리셋 신호 발생 장치 및 방법
KR200157688Y1 (ko) 전자교환기용 링보드의 링릴레이 구동회로
KR940012128A (ko) 마이크로 컴퓨터
JP2023093292A (ja) ゲート駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 18

EXPY Expiration of term