KR970076195A - 컴퓨터 시스템의 절전을 위한 냅 트리거 회로 및 시스템 제어기 - Google Patents

컴퓨터 시스템의 절전을 위한 냅 트리거 회로 및 시스템 제어기 Download PDF

Info

Publication number
KR970076195A
KR970076195A KR1019970018827A KR19970018827A KR970076195A KR 970076195 A KR970076195 A KR 970076195A KR 1019970018827 A KR1019970018827 A KR 1019970018827A KR 19970018827 A KR19970018827 A KR 19970018827A KR 970076195 A KR970076195 A KR 970076195A
Authority
KR
South Korea
Prior art keywords
address
nap
signal
prefetch
programmable
Prior art date
Application number
KR1019970018827A
Other languages
English (en)
Inventor
존 케니
비미 판데이
케니스 마
Original Assignee
클라크 3세 존 엠
내셔널 세미컨덕터 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠, 내셔널 세미컨덕터 코오포레이션 filed Critical 클라크 3세 존 엠
Publication of KR970076195A publication Critical patent/KR970076195A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
    • G06F11/3423—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time where the assessed time is active or idle time
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Power Sources (AREA)

Abstract

전력 소비를 제한하기 위하여 프로세서내의 클록 정지 신호의 인가를 제어하는 방법 및 장치를 개시한다. 시스템 제어기는 어드레스, 1차 및 2차 시스템 활동을 지시하는 신호, 및 하나 이상의 냅 타임아웃 신호를 수신한다. 어드레스는 프로그램된 어드레스와 비교된다. 매칭 어드레스는 냅모드를 트리거한다. 냅 모드가 트리거되면, 클록 정지 신호는 스로틀 기간동안 인가될 수 있다. 스로틀 기간동안 프로그램가능한 튜티 사이클(duty cycle)과 함께 클럭 정지 신호를 인가하여 검출을 위해 필요한 프로세싱 및 1차 및 2차 활동의 서비스가 수행된다. 프리페치 검출 회로는 프리페치의 중간에 로드되는 프로그램된 어드레스는 클록 정지 신호들 트리거하지 않는다. 1차 또는 2차 활동이 검출되거나 냅 모드가 타임아웃에 의해 종료되면 클록 정지 신호는 제거되거나 억제된다.

Description

컴퓨터 시스템의 절전을 위한 냅 트리거 회로 및 시스템 제어기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도는 본 발명에 의한 프리페치(prefetch) 검출 회로와 냅(nap) 검출회로를 나타내는 상태 블록도.

Claims (5)

  1. 소정의 냅 트리거 사상이 발생하면 냅 신호를 발생하는 시스템 제어기내의 냅 트리거 회로에 있어서, 하나 이상의 프로그램 가능한 어드레스 값을 기억하는 하나 이상의 레지스터 수단, 시스템 비활동을 지시하는 하나 이상의 프로그램 가능한 어드레스로의 액세스를 검출하는 검출 수단, 및 상기 검출 수단 및 하나 이상의 레지스터 수단에 결합되어 하나 이상의 프로그램 가능한 어드레스와 상기 하나 이상의 레지스터 수단의 프로그램된 하나 이상의 프로그램 가능한 어드레스 값을 비교하여 그 응답으로 냅 신호를 출력하는 비교수단을 구비하는 것을 특징으로 하는 냅 트리거 히로.
  2. 현재의 어드레스, 1차 및 2차 활동을 지시하는 신호, 및 하나 이상의 냅 타임아웃 신호를 포함하는 신호를 수신하고 클록 정지 신호를 포함하는 신호를 발생하는 시스템 제어기에 있어서, 시스템 비활동을 지시하는 사상을 검출하고 그 응답으로 냅 신호를 발생하는 냅 트리거 회로, 프로세서 프리페치 사이클을 검출하고 검출된 프리페치 사이클에 응답하여 프리페치 검출 신호를 발생하는 프리페치 검출 회로, 및 소정의 스로틀 기간동안 소정의 듀티 사이클에 따라 클록 정지 신호의 인가를 제어하기 위하여, 상기 냅 트리거 회로에 결합되어 냅 트리거링 회로에 의해 활성화되고 상기 프리페치 회로에 결합되어 프리페치 회로에 의해 억제되는 스로틀 회로를 구비하는 것을 특징으로 하는 시스템 제어기.
  3. 제2항에 있어서, 상기 냅 트리거 회로는, 프로그램 가능한 어드레스를 기억하기 위한 하나 이상의 레지스터 수단, 현재의 어드레스를 비교하는 어드레스 비교기 수단, 및 현재의 어드레스가 상기 하나 이상의 레지스터 수단내에 기억된 프로그램 가능한 어드레스와 매칭하면 냅 신호를 발생하기 위하여, 상기 하나 이상의 레지스터 수단과 어드레스 비교기 수단에 결합된 논리 수단을 더 구비하는 것을 특징으로 하는 시스템 제어기.
  4. 제2항에 있어서, 상기 프리페치 검출 회로는, 프리페치된 어드레스를 수신하고 기억하는 제1수단, 어드레스를 비교하기 위하여 상기 제1수단에 결합된 제2수단으로서, 상기 제2수단은, 현재의 어드레스가 프로그램 가능한 어드레스인지를 검출하는 제3수단과, 현재의 어드레스가 프리페치된 어드레스에 대하여 순차적인지를 검출하는 제4수단을 포함하는 제2수단을 구비하는 것을 특징으로 하는 시스템 제어기.
  5. 제4항에 있어서, 상기 제3수단을 프로그램 가능한 어드레스에 대응하는 값을 기억하는 상기 어드레스 비교기 수단에 결합된 레지스터 수단을 구비하는 것을 특징으로 하는 시스템 제어기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970018827A 1996-05-17 1997-05-16 컴퓨터 시스템의 절전을 위한 냅 트리거 회로 및 시스템 제어기 KR970076195A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/649,557 1996-05-17
US08/649,557 US5954819A (en) 1996-05-17 1996-05-17 Power conservation method and apparatus activated by detecting programmable signals indicative of system inactivity and excluding prefetched signals

Publications (1)

Publication Number Publication Date
KR970076195A true KR970076195A (ko) 1997-12-12

Family

ID=24605318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018827A KR970076195A (ko) 1996-05-17 1997-05-16 컴퓨터 시스템의 절전을 위한 냅 트리거 회로 및 시스템 제어기

Country Status (3)

Country Link
US (1) US5954819A (ko)
KR (1) KR970076195A (ko)
DE (1) DE19720806A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304978B1 (en) * 1998-11-24 2001-10-16 Intel Corporation Method and apparatus for control of the rate of change of current consumption of an electronic component
US6378076B1 (en) * 1999-01-27 2002-04-23 Advanced Micro Devices, Inc. Substantially undetectable data processing
DE19908072C2 (de) * 1999-02-12 2002-10-17 Krohne Ag Basel Massendurchflußmeßgerät
US7100169B2 (en) * 2001-07-17 2006-08-29 International Business Machines Corporation Method, system, and program for transmitting notification to an input/output device
US7181188B2 (en) * 2004-03-23 2007-02-20 Freescale Semiconductor, Inc. Method and apparatus for entering a low power mode
US20100146169A1 (en) * 2008-12-05 2010-06-10 Nuvoton Technology Corporation Bus-handling
US20120042182A1 (en) * 2010-08-10 2012-02-16 Seagate Technology Llc Forced idle cache
JP5704904B2 (ja) * 2010-11-29 2015-04-22 キヤノン株式会社 データ処理装置、データ処理装置の制御方法及びプログラム
JP2013003911A (ja) 2011-06-17 2013-01-07 Sony Corp 電子機器、電子機器の制御方法およびプログラム
US20230341918A1 (en) * 2020-10-23 2023-10-26 Hewlett-Packard Development Company, L.P. Partial wake states

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709324A (en) * 1985-11-27 1987-11-24 Motorola, Inc. Data processor control unit having an interrupt service using instruction prefetch redirection
US5241680A (en) * 1989-06-12 1993-08-31 Grid Systems Corporation Low-power, standby mode computer
US5142684A (en) * 1989-06-23 1992-08-25 Hand Held Products, Inc. Power conservation in microprocessor controlled devices
US5222239A (en) * 1989-07-28 1993-06-22 Prof. Michael H. Davis Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
US5430881A (en) * 1990-12-28 1995-07-04 Dia Semicon Systems Incorporated Supervisory control method and power saving control unit for computer system
US5414860A (en) * 1991-01-29 1995-05-09 International Business Machines Incorporated Power management initialization for a computer operable under a plurality of operating systems
US5301275A (en) * 1991-10-03 1994-04-05 Compaq Computer Corporation Data transfer system with variable data buffer size and programmable interrupt frequency
US5428252A (en) * 1992-01-03 1995-06-27 Zilog, Inc. Power supply interruption detection and response system for a microcontroller
US5440747A (en) * 1993-09-27 1995-08-08 Hitachi America, Ltd. Data processor with control logic for storing operation mode status and associated method
US5546037A (en) * 1993-11-15 1996-08-13 Cirrus Logic, Inc. NAPNOP circuit for conserving power in computer systems
DE69432697T2 (de) * 1993-12-01 2004-03-25 Advanced Micro Devices, Inc., Sunnyvale Stromverwaltung für Rechnersystem und Verfahren hierfür
US5511203A (en) * 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
US5590342A (en) * 1994-11-29 1996-12-31 Intel Corporation Method and apparatus for reducing power consumption in a computer system using virtual device drivers

Also Published As

Publication number Publication date
US5954819A (en) 1999-09-21
DE19720806A1 (de) 1997-12-11

Similar Documents

Publication Publication Date Title
KR970076195A (ko) 컴퓨터 시스템의 절전을 위한 냅 트리거 회로 및 시스템 제어기
KR980003965A (ko) 섀도우 주소를 사용하는 클록 스토핑 신호를 제어하여 컴퓨터 시스템에서 절전하는 방법 및 장치
KR970002530A (ko) 복수의 전력사용계의 동작제어장치 및 동작제어방법
KR970022792A (ko) 정보 처리 시스템
KR950020094A (ko) 마이크로 컴퓨터
KR950001777A (ko) 반도체 기억 장치
KR950003999A (ko) 정보 처리 시스템
KR950001493A (ko) 유사 sram을 구비한 전자기기
KR960025046A (ko) 슬레이브 저장 디바이스 액세스 방법 및 데이타 프로세싱 시스템
KR980004047A (ko) 메모리 액세스를 위한 방법 및 장치
KR970022597A (ko) 화상형성장치의 웜업 제어방법
JPH0726751Y2 (ja) ローバッテリ検出機能付き電子機器
JP2773042B2 (ja) インサーキットエミュレータのバス切替方法
KR970063257A (ko) 안정된 비트라인 프리차지용 전압 발생기
JP2000137644A (ja) メモリ制御回路
JPS6375913A (ja) パ−ソナルコンピユ−タ用電力制御装置
KR960024965A (ko) 인터럽트에 의한 보드실탈장 감지회로
JPH05143802A (ja) メモリーカード
KR940012746A (ko) 배터리 충전회로
JPH03266110A (ja) コンピュータのリセット装置
JPS5769597A (en) Testing device of memory element
KR960010386A (ko) 전원 단선시 오동작 방지장치
JPH0352188A (ja) 記憶装置
KR970058194A (ko) 리모트 콘트롤러의 파워 세이브 방법 및 그에 적합한 장치
CN109918981A (zh) Ios终端健壮维护系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application