KR970072704A - 제어기용 카운터 회로 - Google Patents

제어기용 카운터 회로 Download PDF

Info

Publication number
KR970072704A
KR970072704A KR1019960011458A KR19960011458A KR970072704A KR 970072704 A KR970072704 A KR 970072704A KR 1019960011458 A KR1019960011458 A KR 1019960011458A KR 19960011458 A KR19960011458 A KR 19960011458A KR 970072704 A KR970072704 A KR 970072704A
Authority
KR
South Korea
Prior art keywords
signal
phase
input
counter circuit
signals
Prior art date
Application number
KR1019960011458A
Other languages
English (en)
Other versions
KR100188670B1 (ko
Inventor
고삼석
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR1019960011458A priority Critical patent/KR100188670B1/ko
Publication of KR970072704A publication Critical patent/KR970072704A/ko
Application granted granted Critical
Publication of KR100188670B1 publication Critical patent/KR100188670B1/ko

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/07Programme control other than numerical control, i.e. in sequence controllers or logic controllers where the programme is defined in the fixed connection of electrical elements, e.g. potentiometers, counters, transistors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

본 발명은 제어기용 카운터 회로(Counter circuit for controllers)에 관한 것으로서, 고주파 잡음(noise)을 제거하여 소정의 입력 신호들을 정형화시키는 샘플링 수단; 정형화된 입력 신호들의 상승 에지(rising edge) 및 하강 에지(falling edge)를 검출하는 에지 검출 수단; 상기 정형화된 입력 신호들과 에지 검출 신호들을 논리적으로 조합하여, 카운트 인에이블 신호(Count Enable signal) 및 카운트 업/다운 신호(Count Up/Down signal)를 발생시키는 논리 제어 수단; 그리고 상기 카운트 인에이블 신호 및 카운트 업/다운 신호에 따라 입력 클럭 펄스를 카운팅하는 카운팅 수단;을 갖춘 제어기용 카운터 회로에 있어서, 상기 샘플링 수단, 에지 검출 수단, 및 카운팅 수단은, 공통 클럭 펄스를 사용하여 서로 동기식으로 동작하는 것을 그 특징으로 하여, 카운팅 기능의 정확도(accuracy) 및 정밀도(precision)를 높일 수 있게 된다.

Description

제어기용 카운터 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시예에 따른 제어기용 카운터 회로를 나타낸 개략적 블록도이다. 제12도는 본 발명의 다른 실시예에 따른 제어기용 카운터 회로를 나타낸 개략적 블록도이다.

Claims (25)

  1. 고주파 잡음(noise)을 제거하여 소정의 입력 신호들을 정형화시키는 샘플링 수단; 정형화된 입력 신호들의 상승 에지(rising edge) 및 하강 에지(falling edge)를 검출하는 에지 검출 수단; 상기 정형화된 입력 신호들과 에지 검출 신호들을 논리적으로 조합하여, 카운트 인에이블 신호(Count Enable signal) 및 카운트 업/다운 신호(Count Up/Down signal)를 발생시키는 논리 제어 수단; 그리고 상기 카운트 인에이블 신호 및 카운트업/다운 신호에 따라 입력 클럭 펄스를 카운팅하는 카운팅 수단;을 갖춘 제어기용 카운터 회로에 있어서, 상기 샘플링 수단, 에지 검출 수단, 및 카운팅 수단은, 공통 클럭 펄스를 사용하여 서로 동기식으로 동작하는 것을 그 특징으로 하는 제어기용 카운터 회로.
  2. 제1항에 있어서, 상기 입력 신호들은, 모터에 부착된 엔코더(Encoder)로부터의 신호들인 것을 그 특징으로 하는 제어기용 카운터 회로.
  3. 제2항에 있어서, 상기 엔코더(Encoder)로부터의 신호들은, 서로 위상 관계를 갖는 A상 신호 및 B상 신호인 것을 그 특징으로 하는 제어기용 카운터 회로.
  4. 제3항에 있어서, 상기 제어기용 카운터 회로의 출력값은, 상기 A상 신호의 위상이 상기 B상 신호의 위상보다 앞서면 증가하고, 뒤지면 감소하는 것을 그 특징으로 하는 제어기용 카운터 회로.
  5. 제1항에 있어서, 상기 입력 신호들은, 업/다운(Up/Down) 입력 신호들인 것을 그 특징으로 하는 제어기용 카운터 회로.
  6. 제5항에 있어서, 상기 업/다운 입력 신호들은, 업 카운트용 제1입력 신호와, 다운 카운트용 제2입력 신호인 것을 그 특징으로 하는 제어기용 카운터 회로.
  7. 제6항에 있어서, 상기 제어기용 카운터 회로의 출력값은, 상기 제1입력 신호의 펄스가 발생하면 증가하고, 상기 제2입력 신호의 펄스가 발생하면 감소하는 것을 그 특징으로 하는 제어기용 카운터 회로.
  8. 제1항에 있어서, 상기 논리 제어 수단은 상기 제어기의 중앙 처리부로부터의 카운트 모드 신호(Count mode signal)에 따라 출력 신호들을 선택적으로 발생시키는 것을 그 특징으로 하는 제어기용 카운터 회로.
  9. 제8항에 있어서, 상기 카운터 모드 신호의 논리 상태는, 적용되는 입력 신호들의 유형에 따라 결정되는 것을 그 특징으로 하는 제어기용 카운터 회로.
  10. 제1항에 있어서, 상기 샘플링 수단은, 상기 공통 클럭 신호의 주기(period)에 대하여 소정 배수 이상이 되는 펄스폭의 신호를 통과시키도록 된 것을 그 특징으로 하는 제어기용 카운터 회로.
  11. 제1항에 있어서, 상기 논리 제어 수단은, 제1입력 신호와 제2입력 신호의 위상을 서로 비교하는 위상 비교 수단; 및 상기 제어기의 중앙 처리부로부터의 카운트 모드 신호에 따라 입력 신호를 선택하는 입력 선택 수단; 및 상기 입력 선택 수단에서 선택된 두 입력 신호들의 위상 관계에 따라 카운트 인에이블 신호(Count Enable signal)를 발생시키는 인에이블 신호 발생 수단;을 갖춘 것을 그 특징으로 하는 제어기용 카운터 회로.
  12. 제11항에 있어서, 상기 위상 비교 수단은, 상기 제1입력 신호의 위상이 상기 제2입력 신호의 위상보다 앞선 경우에 상기 에지 검출 수단으로부터의 상승 에지(rising edge) 펄스들 및 하강 에지(falling edge) 펄스들을 출력하는 제1위상 비교 수단; 및 상기 제1입력 신호의 위상이 상기 제2입력 신호의 위상보다 뒤진 경우에 상기 에지 검출 수단으로부터의 상승 에지(rising edge) 펄스들 및 하강 에지(falling edge) 펄스들을 출력하는 제2위상 비교 수단;을 갖춘 것을 특징으로 하는 제어기용 카운터 회로.
  13. 제12항에 있어서, 상기 입력 선택 수단은, 상기 입력 신호들이 모터에 부착된 엔코더(Encoder)로부터의 신호들인 경우에, 상기 위상 비교 수단으로부터의 신호들을 출력시키는 것을 그 특징으로 하는 제어기용 카운터 회로.
  14. 제13항에 있어서, 상기 엔코더(Encoder)로부터의 신호들은, 서로 위상 관계를 갖는 A상 신호 및 B상 신호인 것을 그 특징으로 하는 제어기용 카운터 회로.
  15. 제13항에 있어서, 상기 입력 선택 수단은, 상기 제1위상 비교 수단으로부터의 신호 또는 상기 제1입력 신호의 상승 신호를 선택적으로 출력하는 제1멀티플렉서; 및 상기 제2위상 비교 수단으로부터의 신호 또는 상기 제2입력 신호의 상승 신호를 선택적으로 출력하는 제2멀티플렉서;로 된 것을 그 특징으로 하는 제어기용 카운터 회로.
  16. 제15항에 있어서, 상기 인에이블 신호 발생 수단은, 서로 위상차를 갖는 상기 제1멀티플렉서 및 제2멀티플렉서로부터의 펄스 신호들을 모두 출력시키는 것을 그 특징으로 하는 제어기용 카운터 회로.
  17. 제16항에 있어서, 상기 인에이블 신호 발생 수단은, 배타적 OR 게이트(Exclusive OR Gate)인 것을 특징으로 하는 제어기용 카운터 회로.
  18. 제16항에 있어서, 상기 카운트 업/다운 신호는, 상기 제1멀티플렉서의 출력 신호의 것을 그 특징으로 하는 제어기용 카운터 회로.
  19. 제1항에 있어서, 상기 제어기용 카운터 회로는, 상기 인에이블 신호 및 업/다운 신호의 주파수를 조정하는 주파수 조정 수단 더 포함된 것을 그 특징으로 하는 제어기용 카운터 회로.
  20. 제19항에 있어서, 상기 주파수 조정 수단은, 입력되는 인에이블 신호 및 제1업/다운 신호의 주파수를 각각 4분주하는 4분주 수단; 상기 제어기의 중앙 처리로부터의 카운트 모드 신호 및 주파수 선택 신호를 AND 결합시키는 AND 게이트; 및 상기 AND 게이트의 출력 신호에 따라 4분주 출력 또는 분주되지 않은 출력을 선택하는 주파수 선택 수단;을 갖춘 것을 그 특징으로 하는 제어기용 카운터 회로.
  21. 제20항에 있어서, 상기 4분주 수단은, 2비트 카운터를 포함한 것을 그 특징으로 하는 제어기용 카운터 회로.
  22. 제20항에 있어서, 상기 주파수 선택 수단은, 상기 인에이블 신호에 대한 4체배 출력 또는 1체배 출력을 선택하는 제1멀티플렉서; 및 상기 업/다운 신호에 대한 4체배 출력 또는 1체배 출력을 선택하는 제2멀티플렉서;로 된 것을 그 특징으로 하는 제어기용 카운터 회로.
  23. 사용자의 지시 및 내장된 펌웨어(Firmware)에 따라 전체적인 제어를 수행하는 중앙 처리부; 각 부에 적정 전원을 공급하는 전원부; 제어 대상으로부터의 각종 입력 신호들을 처리하여 상기 중앙 처리부에 입력시키는 입력부; 및 상기 중앙 처리부의 출력 신호들을 처리하여 상기 제어 대상에 인가하는 출력부;를 갖춘 제어기에 있어서, 상기 입력부의 카운터 회로는, 공동 클럭 펄스를 사용하여 서로 동기식으로 동작하는 것을 그 특징으로 하는 제어기.
  24. 제23항에 있어서, 상기 제어기는 PLC(Programmable Logic Controller)인 것을 그 특징으로 하는 제어기.
  25. 제23항에 있어서, 상기 제어기는 로봇 제어기(Robot controller)인 것을 그 특징으로 하는 제어기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960011458A 1996-04-16 1996-04-16 제어기용 카운터 회로 KR100188670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960011458A KR100188670B1 (ko) 1996-04-16 1996-04-16 제어기용 카운터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011458A KR100188670B1 (ko) 1996-04-16 1996-04-16 제어기용 카운터 회로

Publications (2)

Publication Number Publication Date
KR970072704A true KR970072704A (ko) 1997-11-07
KR100188670B1 KR100188670B1 (ko) 1999-06-01

Family

ID=19455831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011458A KR100188670B1 (ko) 1996-04-16 1996-04-16 제어기용 카운터 회로

Country Status (1)

Country Link
KR (1) KR100188670B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657161B1 (ko) * 2001-06-30 2006-12-12 매그나칩 반도체 유한회사 글리치가 적은 엔-분주 클럭 발생기

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100419477B1 (ko) * 2002-01-31 2004-02-25 주식회사 플레넷 주파수 확산 전력선 통신에서 필터의 군 지연 특성에영향을 받지 아니하는 군 지연 보상 상관 시스템 및 그 방법
KR101079898B1 (ko) 2010-04-09 2011-11-04 엘에스산전 주식회사 피엘씨의 입력 모듈
KR101957814B1 (ko) 2012-06-13 2019-03-14 에스케이하이닉스 주식회사 집적 회로 및 이의 동작 방법
KR101963659B1 (ko) 2018-08-23 2019-03-29 주식회사 한경희멤브레인 강판과 pvc 시트가 합지된 방수시트 및 그 방수시트를 이용한 방수 시공방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657161B1 (ko) * 2001-06-30 2006-12-12 매그나칩 반도체 유한회사 글리치가 적은 엔-분주 클럭 발생기

Also Published As

Publication number Publication date
KR100188670B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
JP3156269B2 (ja) ディジタル三相pwm波形発生装置
KR970072704A (ko) 제어기용 카운터 회로
GB1019898A (en) Phase discriminator
ES410525A1 (es) Una disposicion para sincronizar y mantener en fase con unasenal de referencia una senal de medida producida por un ge-nerador.
KR19980068104A (ko) 엘시디(lcd) 드라이버용 클럭발생회로
KR100273018B1 (ko) 모터 구동 시스템의 위치 제어기
KR970002301B1 (ko) 사출성형기의 위치 제어 회로
KR100391452B1 (ko) 서보 드라이브/모터 시뮬레이터
SU1383288A1 (ru) Устройство управлени след щим приводом
RU2224321C1 (ru) Реле синхронизации
RU1795551C (ru) Способ преобразовани перемещени в унитарный код
SU1156257A1 (ru) Преобразователь угла поворота вала в код
SU473990A1 (ru) Устройство дл задани скорости интерполировани
SU1458858A1 (ru) Система цифровой линейной интерпол ции
SU696486A1 (ru) Устройство дл дифференцировани частотно-импульсных сигналов
KR100275684B1 (ko) 디지탈필터
RU2022460C1 (ru) Формирователь сигнала сложной формы
KR0183747B1 (ko) 클럭 펄스의 주파수 변환방법 및 회로
SU499673A1 (ru) Умножитель частоты следовани импульсов
RU2224320C1 (ru) Реле контроля синхронизма
SU760032A1 (ru) Устройство для программного управления 1 /
KR960016808B1 (ko) 위치 제어 장치 및 그 제어방법
SU1487185A1 (ru) Преобразователь перемещении в код
SU1403377A1 (ru) Управл емый генератор сигналов
SU651318A1 (ru) Линейный интерпол тор

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee