KR970072114A - 반도체 소자의 평탄화 방법 - Google Patents
반도체 소자의 평탄화 방법 Download PDFInfo
- Publication number
- KR970072114A KR970072114A KR1019960011728A KR19960011728A KR970072114A KR 970072114 A KR970072114 A KR 970072114A KR 1019960011728 A KR1019960011728 A KR 1019960011728A KR 19960011728 A KR19960011728 A KR 19960011728A KR 970072114 A KR970072114 A KR 970072114A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact holes
- metal layer
- semiconductor device
- film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 평탄화 방법을 제공하는 것으로, 절연막상에 BPSG막 및 SOG막을 순차적으로 형성한 후 다수개의 콘택홀을 형성하고, 콘택홀 내부에만 금속층을 형성하므로써 높은 평탄도로 인하여 미세한 패턴을 정의할 수 있으며, 이는 소자의 집적화에 크게 기여할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명에 따른 반도체 소자의 평탄화 방법을 설명하기 위한 소자의 단면도.
Claims (7)
- 반도체 소자의 평탄화 방법에 있어서, 실리콘기판상에 게이트전극을 형성한 후 접합영역을 형성하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 절연막을 형성하는 단계와, 상기 단계로부터 상기 절연막상에 BPSG막을 형성한 후 리폴로우하는 단계와, 상기 단계로부터 BPSG막상에 SOG막을 형성한 후 열처리하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 일정간격으로 다수개의 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 다수개의 콘택홀이 매립되도록 제1금속층을 형성한 후 에치백을 실시하는 단계와, 상기 단계로부터 상기 실리콘기판의 전체 상부면에 금속층간 절연막 및 제2금속층을 순차적으로 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 상기 SOG막은 5000 내지 6000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 상기 열처리공정은 500 내지 600℃의 온도조건에서 실시되는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 상기 다수개의 콘택홀은 접합영역이 노출되도록 SOG막, BPSG막 및 절연막을 순차적으로 식각하여 게이트전극간에 형성된 콘택홀 및 SOG막만 식각하여 BPSG막상에 형성되는 콘택홀로 이루어지는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항 또는 제4항에 있어서, 상기 다수개의 콘택홀은 CHF3가스를 이용하여 식각비율이 조절되도록 하는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 상기 에치백은 제1금속층이 다수개의 콘택홀 내부에만 남도록 실시되는 것을 특징으로 하는 반도체 소자의 평탄화 방법.
- 제1항에 있어서, 제1금속층은 텅스텐으로 이루어지고, 제2금속층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 소자의 평탄화 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011728A KR970072114A (ko) | 1996-04-18 | 1996-04-18 | 반도체 소자의 평탄화 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011728A KR970072114A (ko) | 1996-04-18 | 1996-04-18 | 반도체 소자의 평탄화 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970072114A true KR970072114A (ko) | 1997-11-07 |
Family
ID=66222837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960011728A KR970072114A (ko) | 1996-04-18 | 1996-04-18 | 반도체 소자의 평탄화 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970072114A (ko) |
-
1996
- 1996-04-18 KR KR1019960011728A patent/KR970072114A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970077642A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR970072114A (ko) | 반도체 소자의 평탄화 방법 | |
| KR970052439A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR100243279B1 (ko) | 금속배선의 층간절연막 형성방법 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| KR980005463A (ko) | 반도체 소자의 금속 배선 전처리 방법 | |
| KR970052303A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR940012572A (ko) | 반도체 장치에서의 콘택트 형성방법 | |
| KR960039285A (ko) | 반도체 소자 제조방법 | |
| KR970013049A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR970052459A (ko) | 금속 배선 형성 방법 | |
| KR970052593A (ko) | 반도체소자의 층간절연층 평탄화방법 | |
| KR960002576A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR950025997A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970067645A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR960015734A (ko) | 반도체 소자의 제조방법 | |
| KR970052231A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970053575A (ko) | 반도체 소자의 다층금속배선 형성방법 | |
| KR950025869A (ko) | 콘택홀 형성방법 | |
| KR970052505A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970003613A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR930014951A (ko) | 고집적 소자용 콘택형성방법 | |
| KR970067929A (ko) | 반도체 소자의 금속층 형성방법 | |
| KR960005847A (ko) | 금속배선간 절연막 형성방법 | |
| KR960026847A (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |