KR970071842A - A volatile semiconductor memory device having improved low redundancy efficiency - Google Patents

A volatile semiconductor memory device having improved low redundancy efficiency Download PDF

Info

Publication number
KR970071842A
KR970071842A KR1019960012913A KR19960012913A KR970071842A KR 970071842 A KR970071842 A KR 970071842A KR 1019960012913 A KR1019960012913 A KR 1019960012913A KR 19960012913 A KR19960012913 A KR 19960012913A KR 970071842 A KR970071842 A KR 970071842A
Authority
KR
South Korea
Prior art keywords
redundancy
word line
switching unit
cells
block selection
Prior art date
Application number
KR1019960012913A
Other languages
Korean (ko)
Other versions
KR100206699B1 (en
Inventor
원종학
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960012913A priority Critical patent/KR100206699B1/en
Publication of KR970071842A publication Critical patent/KR970071842A/en
Application granted granted Critical
Publication of KR100206699B1 publication Critical patent/KR100206699B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

휘발성 반도체 메모리 장치.Volatile semiconductor memory device.

2. 발명이 해결하려고 하는 기술적 과제2. Technical Challenges to be Solved by the Invention

로우방향의 리던던시 스킴에 대한 효율을 제공하는 휘발성 반도체 메모리장치를 제공한다.The present invention provides a volatile semiconductor memory device that provides efficiency for a redundancy scheme in the row direction.

3. 발명의 해결방법의 요지3. The point of the solution of the invention

로우방향의 리던던시 스킴을 위해 하나의 스페어 워드라인을 다수의 메모리 셀 블럭내의 리던던시 용 메모리셀들이 공유하는 형태로 되어 있는 휘발성 반도체 메모리장치는: 상기 스페어 워드라인마다 설치되어 블럭선택 신호 및 상기 블럭선택 신호의 상보신호에 응답하는 스위칭부를 구비하여, 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 노말 메모리 셀들이 결함될시에도 리페어를 가능하게 한 것을 특징으로 한다.A volatile semiconductor memory device in which one spare word line is shared by redundancy memory cells in a plurality of memory cell blocks for a redundancy scheme in the row direction includes: a block selection signal provided for each of the spare word lines, And a switching unit for responding to a complementary signal of the signal so that repair can be performed even when normal memory cells corresponding to the same row address are defective between adjacent memory cell blocks.

4. 발명의 중요한 용도4. Important Uses of the Invention

개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치로서 사용된다.And is used as a volatile semiconductor memory device having an improved low redundancy efficiency.

Description

개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치A volatile semiconductor memory device having improved low redundancy efficiency

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제5도는 본 발명의 구체적 실시예에 따른 휘발성 반도체 메모리 장치의 로우 리던던시 관련 블럭도, 제6도는 제5도중 로우 퓨즈 발생기 10와 스위칭부 100의 연결관계를 나타낸 구체 회로도.FIG. 5 is a block diagram showing a low redundancy related block diagram of a volatile semiconductor memory device according to a specific embodiment of the present invention, and FIG. 6 is a specific circuit diagram showing a connection relationship between the low fuse generator 10 and the switching unit 100 in FIG.

Claims (7)

로우방향의 리던던시 스킴을 위해 하나의 스페어 워드라인을 다수의 메모리 셀 블럭내의 리던던시 용 메모리 셀들이 공유하는 형태로 되어 있는 휘발성 반도체 메모리장치에 있어서; 상기 스페어 워드라인마다 설치되어 블럭선택 신호 및 상기 블럭선택 신호의 상보신호에 응답하는 스위칭부를 구바하여, 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함될 시에도 리페어를 가능하게 한 것을 특징으로 하는 장치.And a spare word line is shared by the redundancy memory cells in the plurality of memory cell blocks for the redundancy scheme in the row direction, the volatile semiconductor memory device comprising: A switching unit provided for each of the spare word lines and responsive to a block selection signal and a complementary signal of the block selection signal is provided so that repair can be performed even when memory cells corresponding to the same row address are defective between adjacent memory cell blocks Characterized in that. 제1항에 있어서, 상기 스위칭부는 엔형 모오스 트랜지스터를 적어도 포함하는 것을 특징으로 하는 장치.2. The apparatus of claim 1, wherein the switching unit comprises at least a current-mode MOSFET. 제1항에 있어서, 상기 스위칭부는 피형 모오스 트랜지스터를 포함하는 것을 포함하는 것을 특징으로 하는 장치.2. The apparatus of claim 1, wherein the switching unit comprises a free-form MOSFET. 단일의 반도체 기판상에 데이타를 저장하기 위한 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치에 있어서:커팅가능한 퓨즈소자들을 포함하는 퓨즈 박스를 가지며, 상기 퓨즈 박스의 출력에 따라 상기 리던던시 워드라인이 구동되어지도록 할 경우에, 상기 리던던시 워드라인내에 블럭선택 신호 및 상기 블럭선택 신호의 상보신호에 응답하는 스위칭부를 설치하여, 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함될 시에도 리페어를 가능하게 한 것을 특징으로 하는 장치.A memory cell array having a plurality of normal cells for storing data on a single semiconductor substrate and a plurality of cell blocks including a plurality of redundancy cells for repairing defects of the normal cells, And a normal and redundancy word line driver for driving a normal word line connected to the normal cells and a redundancy word line connected to the redundancy cells in response to word line driving signals, the volatile semiconductor memory device comprising: And a switching unit responsive to the block selection signal and the complementary signal of the block selection signal is provided in the redundancy word line when the redundancy word line is driven in accordance with the output of the fuse box , The same between adjacent memory cell blocks Wherein repair is enabled even when memory cells corresponding to the row address are defective. 제4항에 있어서, 상기 스위칭부는 다수의 모오스 트랜지스터를 포함하는 것을 특징으로 하는 장치.5. The apparatus of claim 4, wherein the switching unit comprises a plurality of MOS transistors. 제4항에 있어서, 상기 스위칭부는 다수의 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 장치.5. The apparatus of claim 4, wherein the switching unit comprises a plurality of bipolar transistors. 데이타를 저장하기 위한 다수개의 노말 셀들과 상기 노말 셀들의 결함을 구제하기 위한 다수개의 리던던시 셀들을 포함하는 다수의 셀 블럭을 가지는 메모리 셀 어레이와, 인가되는 워드라인 인에이블 신호들과 워드라인 구동신호들에 응답하여 상기 노말 셀들에 연결된 노말 워드라인 및 상기 리던던시 셀들에 연결된 리던던시 워드라인을 각기 구동하는 노말 및 리던던시 워드라인 드라이버를 가지는 휘발성 반도체 메모리 장치의 리던던시 워드라인 제어방법에 있어서:상기 리던던시 워드라인간에 블럭선택 신호 및 상기 블럭선택 신호의 상보신호에 응답하는 스위칭부를 상기 리던던시 워드라인내에 준바하는 단계와; 인접 메모리 셀 블럭간에 동일 로우 어드레스에 대응되는 메모리 셀들이 결함시 로우퓨즈 발생기내의 대응되는 퓨즈 박스의 출력을 상기 스위칭부의 일단에 제공하는 단계와; 상기 블럭선택 신호 및 상기 블럭선택 신호의 상보신호를 상기 스위칭부에 제공하는 단계와; 상기 리던던시 워드라인을 상기 스위칭부의 일단에 제공된 상기 퓨즈박스의 출력신호로서 인에이블시키는 단계를 가짐을 특징으로 하는 방법.A memory cell array having a plurality of cell blocks including a plurality of normal cells for storing data and a plurality of redundancy cells for repairing defects of the normal cells, A normal word line connected to the normal cells and a redundancy word line connected to the redundancy cells, each of the normal word lines being connected to the redundancy word lines, the redundancy word lines being connected to the redundancy word lines, Providing a switching unit responsive to a block selection signal and a complementary signal of the block selection signal in the redundancy word line; The memory cells corresponding to the same row address between adjacent memory cell blocks are provided with an output of the corresponding fuse box in the defective low-fuse generator at one end of the switching unit; Providing the block selection signal and the complementary signal of the block selection signal to the switching unit; And enabling the redundancy word line as an output signal of the fuse box provided at one end of the switching unit. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: It is disclosed by the contents of the first application.
KR1019960012913A 1996-04-25 1996-04-25 Volatile memory device having improved row redundancy KR100206699B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012913A KR100206699B1 (en) 1996-04-25 1996-04-25 Volatile memory device having improved row redundancy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012913A KR100206699B1 (en) 1996-04-25 1996-04-25 Volatile memory device having improved row redundancy

Publications (2)

Publication Number Publication Date
KR970071842A true KR970071842A (en) 1997-11-07
KR100206699B1 KR100206699B1 (en) 1999-07-01

Family

ID=19456700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012913A KR100206699B1 (en) 1996-04-25 1996-04-25 Volatile memory device having improved row redundancy

Country Status (1)

Country Link
KR (1) KR100206699B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102250936B1 (en) 2020-11-09 2021-05-13 정구선 Anchor device for concrete bridge pier copping

Also Published As

Publication number Publication date
KR100206699B1 (en) 1999-07-01

Similar Documents

Publication Publication Date Title
KR930024021A (en) Column Redundancy of Semiconductor Memory Devices
KR920704304A (en) Semiconductor memory device with redundancy
KR970013336A (en) Semiconductor storage device
KR960030230A (en) Power boost circuit of semiconductor memory device
KR930020475A (en) Low Redundancy Devices in Semiconductor Memory Devices
KR960042765A (en) Memory Cell Test Control Circuit and Method of Semiconductor Memory Device
KR910006996A (en) Non-volatile memory array
KR950009742A (en) Electronic circuit with memory with multiple memory cells
JP2000137981A5 (en) Semiconductor storage device
KR970071842A (en) A volatile semiconductor memory device having improved low redundancy efficiency
KR970051436A (en) Redundant fuse box and its placement method
KR970051427A (en) Semiconductor Memory Devices with Redundancy Efficiency
KR940018985A (en) Semiconductor Memory Device Having Test Circuit
KR970065700A (en) Semiconductor Memory with Voltage Conversion Circuit
KR970051419A (en) Low Redundancy Circuit in Semiconductor Memory Devices
KR960015902A (en) Device for repairing semiconductor memory device
KR970067376A (en) Volatile semiconductor memory device having a fuse-less row decoder other than a fuse box
KR970051438A (en) Semiconductor Memory Device with Low Redundancy Circuit
KR100208436B1 (en) Flash memory device
KR980005045A (en) Redundancy Circuit of Semiconductor Memory Device
KR980005063A (en) Thermal redundancy circuit
KR970003235A (en) Selective word line driving method of semiconductor memory device
KR970051446A (en) Redundancy Roo Decoder Circuit
KR970023457A (en) Extra Cell Selection Circuit in Semiconductor Memory Device
KR970071812A (en) A decoder for a word line control having a dynamic type fuse box

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee