KR970068664A - 가변블럭 적용이 가능한 움직임 추정기 - Google Patents

가변블럭 적용이 가능한 움직임 추정기 Download PDF

Info

Publication number
KR970068664A
KR970068664A KR1019960009253A KR19960009253A KR970068664A KR 970068664 A KR970068664 A KR 970068664A KR 1019960009253 A KR1019960009253 A KR 1019960009253A KR 19960009253 A KR19960009253 A KR 19960009253A KR 970068664 A KR970068664 A KR 970068664A
Authority
KR
South Korea
Prior art keywords
data
unit
input
gate
value
Prior art date
Application number
KR1019960009253A
Other languages
English (en)
Other versions
KR100232971B1 (ko
Inventor
광응관
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960009253A priority Critical patent/KR100232971B1/ko
Publication of KR970068664A publication Critical patent/KR970068664A/ko
Application granted granted Critical
Publication of KR100232971B1 publication Critical patent/KR100232971B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/557—Motion estimation characterised by stopping computation or iteration based on certain criteria, e.g. error magnitude being too large or early exit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
    • H04N19/139—Analysis of motion vectors, e.g. their magnitude, direction, variance or reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

가변블럭 적용이 가능한 움직임 추정기에 관한 것으로 제어신호를 조작함으로써 동일 회로를 이용하여 여러 기준블럭 크기의 데이타 입력을 융통적으로 처리하고, 움직임 추정시 예측오차의 개선 및 낮은 전송 정보량을 대해서 입력되는 기준 블럭 데이타의 크기를 고정적으로 국한시키지않고, 제어신호를 조작함으로써 가변 기준 블럭 크기의 입력 데이타를 동일한 회로를 이용하여 융통적으로 처리할 수 있는 이점을 지닌다.

Description

가변블럭 적용이 가능한 움직임 추정기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 대한 움직임 추정기의 구조도, 제 2 도는 제 1 도의 움직임 추정기내 입력부의 세부 구조도, 제 3 도는 제 1 도의 움직임 추정기내 저장부의 세부 구조도, 제 4 도는 제 1 도의 움직임 추정기내 제어부의 세부 구조도, 제 5 도는 제 1 도의 움직임 추정기내 처리부의 세부 구조도.

Claims (13)

  1. 움직임 추정기에 있어서, 여러 크기의 기준블럭 데이타 및 탐색영역 데이타가 제어 신호를 통해 선별적으로 저장부(200)에 입력되도록 하는 입력부(100)와; 상기 입력부(100)에서 입력된 신호를 수신하여 입력되는 데이타의 탐색 범위에 해당하는 데이타를 저장하고, 상기 저장 후 제어부(300)의 제어에 의해 처리부(400)로 데이타를 전송하는 저장부(200)와; 입력부(100)로 입력되는 블럭의 크기에 대한 클럭 입력신호를 인가받아서 처리한 후에 저장부(200)와 처리부(400)에 제어신호를 인가하는 제어부(300)와; 상기 제어부(300)에서 인가된 제어신호와 저장부(200)에서 전송된 데이타를 수신하여 평균 절대값 오차연산을 수행한후에 비교기로 상기 평균 절대값 오차 연산시 발생된 오차값을 비교부(500)로 전송하는 처리부(400) 및; 상기 처리부(400)에서 전송된 오차값을 수신하고, 상기 오차값들을 비교하여 현재 오차값보다 큰 오차값이 입력되면 버리고 더작은 오차값이 입력되면 그 값으로 갱신되어 저장되도록 하며, 최종 오차값을 판별하여 모션벡터(motion vector : mv)와 오차의 위치를 나타내는 위치값을 출력하는 비교부(500)로 이루어짐을 특징으로 하는 가변블럭 적용을 위한 움직임 추정기.
  2. 제 1 항에 있어서, 탐색영역데이타를 수신하는 탐색영역 데이타 입력부(10)와, 기준블럭 데이타를 순차적으로 입력받아서 동작하는 기준블럭 데이타 입력부(20)로 이루어짐을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  3. 제 2 항에 있어서, 상기 탐색영역 데이타 입력부(10)는 선택신호(sel) 및, 탐색영역 데이타인 입력데이타를 수신하고, 상기 수신된 데이타와 선택신호(sel)를 앤드게이트(1)(2)(3)(4)에 입력되고, 입력된 데이타는 제 1 앤드게이트(1)와 제 3 앤드게이트(3)에 입력되는 신호는 제 1 오아게이트(5)에 입력되어 출력신호(F1)를 저장부(200)로 발생시키도록 하고, 제 2 앤드게이트(3)와 제 4 앤드게이트(4)에 입력되는 신호는 제 2 오아게이트(6)에 입력되어 출력신호(F2)를 저장부(200)로 발생시키도록 구성됨을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  4. 제 2 항에 있어서, 상기 기준블럭 데이타 입력부(20)는 선택신호(sel) 및, 기준블럭 데이타인 입력데이타를 수신하고, 상기 수신된 데이타와 선택신호(sel)를 앤드게이트(21)(22)에 입력되고, 입력된 데이타는 제 5 앤드게이트(21)와 제 6 앤드게이트(22)를 통해 제 3 오아게이트(23)에 입력되어 출력신호(c)를 추리부(400)로 발생시키도록 가변블럭 적용이 가능한 움직임 추정기.
  5. 제 1 항에 있어서, 상기 저장부(200)는 입력되는 데이타를 순차적으로 수신하고, 수신된 데이타를 일시 저장하였다가 다중화부(220)로 출력하는 레지스터부(210) 및; 상기 레지스터부(210)에서 출력되는 데이타 및, 제어부(300)에서 발생되는 신호(g)를 수신하며, 상기 수신된 제어신호(g)에 의해 선별된 탐색영역 데이타(d)를 처리부(400)로 출력하는 다중화부(220)로 이루어짐을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  6. 제 5 항에 있어서, 상기 레지스터부(210)는 여러개의 레지스터로 구성되는데, 상기 레지스터의 갯수는 탐색범위를 P로 가정하여 갯수=(2P+1)이라는 식을 통해 레지스터의 갯수를 생성하게 됨으로 하여 구성됨을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  7. 제 5 항에 있어서, 상기 레지스터부(210)는 출력되는 출력신호(F1,F2)를 입력받고, 상기 입력되는 신호를 순차적으로 수신하여 레지스터(211)(212)(213)(214)(215)에 입력되도록 하고, 상기 레지스터부(210)에서 출력되는 데이타를 각각의 먹스(221)(222)(223)(224)(225)로 인가받고, 제어부(300)에서 발생되는 신호(g)를 수신하여 처리부(400)로 출력토록 구성됨을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  8. 제 7 항에 있어서, 상기 다중화부(220)는 여러개의 먹스로 구성되는데, 상기 구성시 탐색범위를 P로 가정하여 갯수=(2P+1)이라는 식을 통해 먹스의 갯수를 생성하게 됨으로 이루어짐을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  9. 제 1 항에 있어서, 상기 제어부(300)는 입력되는 선택신호(sel) 및, 제 1 및 2 클럭신호를 앤드게이트(311)(312)로 수신하고, 상기 입력된 신호를 수신한 제 1 앤드게이트(311)와 제 2 앤드게이트(312)에서 출력되는 신호를 제 4 오아게이트(313)에서 수신하며, 상기 제 4 오아게이트(31)에서 출력신호(g)를 저장부(200)로 발생하는 제어기(310)로 이루어짐을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  10. 제 1 항에 있어서, 상기 처리부(400)는 다중화부(220)에서 출력된 탐색영역 데이타(d)를 수신하고, 기준블럭 데이타 입력부(20)에서 전송한 기준블럭 데이타(c)를 수신하며, 수신된 탐색영역 데이타(d) 및, 기준블럭 데이타(c)의 오차값을 계산하여 발생시키는 데이타 처리부(460) 및; 상기 데이타 처리부(460)에서 발생된 데이타는 순차적으로 데이타 저장부(470)에 입력되었다가 저장된 값(e)을 순차적으로 비교부(500)로 발생시키는 데이타 저장부(470)로 이루어짐을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  11. 제 10 항에 있어서, 상기 데이타 저장부는 여러개의 저장기로 이루어지는데, 상기 저장기의 갯수는 탐색범위를 P로 가정하여 갯수=(2P+1)이라는 식을 통해 먹스의 갯수를 생성하게 됨으로 이루어짐을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  12. 제 10 항에 있어서, 상기 데이타 처리부(460)는 여러개의 데이타 처리기로 이루어지는데, 상기 데이타 처리기의 갯수는, 탐색범위를 P로 가정하여 갯수=(2P+1)이라는 식을 통해 먹스의 갯수를 생성하게 됨으로 이루어짐을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
  13. 제 10 항 또는 제 11 항에 있어서, 데이타 처리기는 입력부(100)에서 전송된 기준블럭 데이타 및 저장부에서 발생된 탐색영역 데이타를 입력받아서 뺄셈 연산을 수행하는 뺄셈 연산부(411)와; 상기 뺄셈 연산부(411)에서 출력된 연산치를 래치하는 제 1 래치부(412)와; 상기 래치부에서 래치한 연산치를 입력받아서 절대값 연산을 수행하는 절대값 연산부(411)와; 상기 절대값 연산부(411)에서 발생시키는 절대치를 래치하는 제 2 래치부(414)와; 상기 제 2 래치부(414)에서 래치한 절대치를 수신하고, 전단계에서 발생시킨 시그마값을 피드백시키서 수신받으므로써 시그마 연산을 수행하는 시그마 연산부(411) 및; 상기 시그마 연산부에서 연산된 데이타를 래치하여 데이타 저장부(470)로 전송하는 제 3 래치부(416)로 이루어짐을 특징으로 하는 가변블럭 적용이 가능한 움직임 추정기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960009253A 1996-03-29 1996-03-29 가변블럭 적용이 가능한 움직임 추정기 KR100232971B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009253A KR100232971B1 (ko) 1996-03-29 1996-03-29 가변블럭 적용이 가능한 움직임 추정기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009253A KR100232971B1 (ko) 1996-03-29 1996-03-29 가변블럭 적용이 가능한 움직임 추정기

Publications (2)

Publication Number Publication Date
KR970068664A true KR970068664A (ko) 1997-10-13
KR100232971B1 KR100232971B1 (ko) 1999-12-01

Family

ID=19454529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009253A KR100232971B1 (ko) 1996-03-29 1996-03-29 가변블럭 적용이 가능한 움직임 추정기

Country Status (1)

Country Link
KR (1) KR100232971B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770726B1 (ko) * 2004-12-22 2007-10-30 닛본 덴끼 가부시끼가이샤 동화상 압축 부호화 방법과 동화상 압축 부호화 장치 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록매체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770726B1 (ko) * 2004-12-22 2007-10-30 닛본 덴끼 가부시끼가이샤 동화상 압축 부호화 방법과 동화상 압축 부호화 장치 및 그 프로그램을 기록한 컴퓨터 판독 가능한 기록매체

Also Published As

Publication number Publication date
KR100232971B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
Kim et al. FPGA-based accelerators of fully pipelined modular multipliers for homomorphic encryption
US9712185B2 (en) System and method for improved fractional binary to fractional residue converter and multipler
KR940010831A (ko) 실시간 움직임 추정장치 및 그 방법
US20140358979A1 (en) GENERATING A FAST 3x MULTIPLAND TERM FOR RADIX-8 BOOTH MULTIPLICATION
KR970068661A (ko) 반화소 움직임 추정장치(A Half pel motion estimator)
KR940004326B1 (ko) 캐리 프리딕션을 이용한 고성능 가산기
JP2007163318A (ja) レーダ信号処理装置とその一定誤警報確率検出方法
KR970068664A (ko) 가변블럭 적용이 가능한 움직임 추정기
JPH0744530A (ja) 演算装置
Czyżak et al. Pipelined scaling of signed residue numbers with the mixed-radix conversion in the programmable gate array
US6157939A (en) Methods and apparatus for generating multiplicative inverse product
Chaudhari et al. An optimized approach to pipelined architecture for fast 2D normalized cross-correlation
Selvo et al. An optimized partial-distortion-elimination based sum-of-absolute-differences architecture for high-efficiency-video-coding
KR100501739B1 (ko) 효율적인 모듈러 가산기 및 그 연산 방법
KR100668674B1 (ko) 고속 푸리에 변환 장치 및 고속 푸리에 변환 방법
KR100392370B1 (ko) 유한체내에서 다단 구조의 역수 계산 장치
KR940007722A (ko) 고속 마이크로프로세서 브랜치 결정 회로
JP2008158855A (ja) 相関演算器及び相関演算方法
JP2951685B2 (ja) 固定小数点演算器
JP2943255B2 (ja) 逆数算出回路
JPH0535773A (ja) ベクトル除算方式とその装置
JPH09101877A (ja) 乗算演算方法及び乗算演算装置
KR920010993B1 (ko) 고차 다항식 연산장치
KR100223752B1 (ko) 병렬 곱셈기
Alia et al. A VLSI structure for X (mod m) operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050822

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee