KR970067821A - 회로 접속 구조 - Google Patents

회로 접속 구조 Download PDF

Info

Publication number
KR970067821A
KR970067821A KR1019970010551A KR19970010551A KR970067821A KR 970067821 A KR970067821 A KR 970067821A KR 1019970010551 A KR1019970010551 A KR 1019970010551A KR 19970010551 A KR19970010551 A KR 19970010551A KR 970067821 A KR970067821 A KR 970067821A
Authority
KR
South Korea
Prior art keywords
semiconductor device
flexible film
tape carrier
carrier package
pattern
Prior art date
Application number
KR1019970010551A
Other languages
English (en)
Other versions
KR100217007B1 (ko
Inventor
가즈히꼬 무라야마
아쯔시 미즈또메
Original Assignee
미따라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미따라이 후지오, 캐논 가부시끼가이샤 filed Critical 미따라이 후지오
Publication of KR970067821A publication Critical patent/KR970067821A/ko
Application granted granted Critical
Publication of KR100217007B1 publication Critical patent/KR100217007B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명에 따르면, 표시 장치를 구성하는데 적합한 테이프 캐리어 패키지 구조는, 가요성 막,상기 가요성 막에 설치된 반도체 장치, 상기 가요성 막 위에 형성되며 상기 반도체 장치로 신호를 입력하고 이 장치로부터 신호를 출력하기 위해서 상기 반도체 장치에 접속된 제1도선 패턴, 및 상기 반도체 장치에 대한 신호 공급이 실질적으로 없는 상태이며 상기 가요성 막 상의 제1도선 패턴이 제공되지 않은 영역에 형성된 제2도선 패턴을 포함한다. 상기 제2도선 패턴은 상기 반도체 장치에 전력 및 제어 신호를 공급하기 위해 상기 회로판에 접속될 수 있다. 상기 제2도선 패턴은 상기 테이프 캐리어 패키지 및 그 위에 설치된 반도체 장치로부터 열 방산을 촉진시킨다.

Description

회로 접속 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 TCP 구조물이 설치된 표시 장치의 상부 평면도.

Claims (41)

  1. 가요성 막,상기 가요성 막에 설치된 반도체 장치, 상기 가요성 막 위에 형성되며 상기 반도체 장치로 신호를 입력하고 이 장치로부터 신호를 출력하기 위해서 이 장치에 접속된 제1도선 패턴, 및 상기 반도체 장치에 대한 신호 공급이 실질적으로 없는 상태이며 상기 가요성 막 상의 제1도선 패턴이 제공되지 않은 영역에 형성된 제2도선 패턴을 구비하는 테이프 캐리어 패키지 구조.
  2. 제1항에 있어서, 상기 제2도선 패턴은 평면형 아일랜드(island)내에 형성되는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  3. 제1항에 있어서, 상기 제2도선 패턴은 기기 반도체 장치의 한쌍의 대향측 외측에 쌍으로 배치되는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  4. 제1항에 있어서, 상기 제2도선 패턴은 상기 반도체 장치에 열적으로 접속되는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  5. 제1항에 있어서, 상기 제2도선 패턴과의 사이에 배치된 절연층을 개재하여 제3도선 패턴을 더 포함하는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  6. 제5항에 있어서, 상기 제2 및 제3도선 패턴은 서로 전기적으로 접속되는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  7. 2개의 주면(major surfaces)을 가진 테이프 캐리어 패키지 구조에 있어서, 가요성 막, 상기 가요성 막에 설치된 반도체 장치 및 상기 가요성 막에 형성되며 상기 반도체 장치로 신호를 입력하고 이 장치로부터 신호를 출력하기 위해서 이 장치의 접속된 제1도선 패턴을 구비하며, 상기 2개의 주면중 적어도 한면의 적어도 일부분은 블랙화(backen) 처리되어 있는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  8. 제7항에 있어서, 상기 가요성 막은 상기 2개의 주면 중 적어도 한면의 전 표면에 대하여 블랙화 처리되어 있는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  9. 제8항에 있어서, 상기 반도체 장치는 상기 가요성 막 외에 그 표면에 대해서 블랙화 처리되어 있는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  10. 2개의 주면을 가진 테이프 캐리어 패키지 구조에 있어서, 가요성 막, 상기 가요성 막에 설치된 반도체 장치, 상기 가요성 막에 형성되며 상기 반도체 장치로 신호를 입력하고 이 장치로부터 신호를 출력하기 위해서 이 장치의 접속된 제1도선 패턴, 및 상기 반도체 장치에 대한 신호 공급이 실질적으로 없는 상태이며 상기 가요성 막 위에 상기 제1도선 패턴이 제공되어 있지 않은 영역에 형성된 제2도선 패턴을 구비하며, 상기 2개의 주면중 적어도 한면의 적어도 일부분은 블랙화 처리되어 있는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  11. 제10항에 있어서, 상기 가요성 막은 상기 2개의 주면 중 적어도 한면의 전 표면에 대하여 블랙화 처리되어 있는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  12. 제11항에 있어서, 상기 반도체 장치는 상기 가요성 막 외에 그 표면에 대해서 블랙화 처리되어 있는 것을 특징으로 하는 테이프 캐리어 패키지 구조.
  13. 회로 접속 구조에 있어서,회로판, 및 테이프 캐리어 패키지 구조를 구비하며, (A) 상기 테이프 캐리어 패키지 구조는, 가요성 막, 상기 가요성 막에 설치된 반도체 장치, 상기 가요성 막에 형성되며 상기 반도체 장치로 신호를 입력하고 이 장치로부터 신호를 출력하기 위해서 이 장치의 접속된 제1도선 패턴, 및 상기 반도체 장치에 대한 신호 공급이 실질적으로 없는 상태이며 상기 가요성 막 위에 상기 제1도선 패턴이 제공되어 있지 않은 영역에 형성된 제2도선 패턴을 포함하고, (B) 상기 테이프 캐리어 패키지 구조는 상기 제1도선 패턴을 통해서 상기 회로판 위에 설치되는 것을 특징으로 하는 회로 접속 구조.
  14. 제13항에 있어서, 상기 제2도선 패턴은 평면형 아일랜드(island)내에 형성되는 것을 특징으로 하는 회로 접속 구조.
  15. 제13항에 있어서, 상기 제2도선 패턴은 기기 반도체 장치의 한쌍의 대향측 외측에 쌍으로 배치되는 것을 특징으로 하는 회로 접속 구조.
  16. 제13항에 있어서, 상기 제2도선 패턴은 상기 반도체 장치에 물리적으로 접속되는 것을 특징으로 하는 회로 접속 구조.
  17. 제13항에 있어서, 상기 제2도선 패턴과의 사이에 배치된 절연층을 개재하여 제3도선 패턴을 더 포함하는 것을 특징으로 하는 회로 접속 구조.
  18. 제17항에 있어서, 상기 제2 및 제3도선 패턴은 서로 전기적으로 접속되는 것을 특징으로 하는 회로 접속 구조.
  19. 제13항에 있어서, 상기 제2도선 패턴은 상기 회로판 및/또는 상기 반도체 장치의 전원 공급 라인에 전기적으로 접속되는 것을 특징으로 하는 회로 접속 구조.
  20. 제13항에 있어서, 상기 제2도선 패턴은 상기 회로판 및/또는 상기 반도체 장치의 기준 전위 라인에 전기적으로 접속되는 것을 특징으로 하는 회로 접속 구조.
  21. 제17항에 있어서, 상기 제2도선 패턴은 상기 회로판 및/또는 상기 반도체 장치의 전원 공급 라인에 전기적으로 접속되는 것을 특징으로 하는 회로 접속 구조.
  22. 제17항에 있어서, 상기 제2도선 패턴은 상기 회로판 및/또는 상기 반도체 장치의 기준 전위 라인에 전기적으로 접속되는 것을 특징으로 하는 회로 접속 구조.
  23. 제13항에 있어서, 상기 제2도선 패턴은 상기 회로판에 형성된 도선 재료의 랜드(land)에 전기적으로 접속되는 것을 특징으로 하는 회로 접속 구조.
  24. 회로 접속 구조에 있어서,회로판, 및 테이프 캐리어 패키지 구조를 구비하며, (A) 상기 테이프 캐리어 패키지 구조는, 2개의 주면을 갖고,가요성 막, 상기 가요성 막에 설치된 반도체 장치, 및 상기 가요성 막에 형성되며 상기 반도체 장치에 접속되고 상기 반도체 장치로 신호를 입력하거나 이 장치로부터 신호를 출력하는 제1도선 패턴을 구비하며, 상기 2개의 주면 중 적어도 한면의 적어도 일부분은 블랙화 처리되어 있고, (B) 상기 테이프 캐리어 패키지 구조는 상기 제1도선 패턴을 통해서 상기 회로판 상에 설치되는 것을 특징으로 하는 회로 접속 구조.
  25. 제24항에 있어서, 상기 가요성 막은 상기테이프 캐리어 패키지 구조의 2개의 주면 중 적어도 한면의 그 전표면에 대하여 블랙화 처리되어 있는 것을 특징으로 하는 회로 접속 구조.
  26. 제24항에 있어서, 상기 반도체 장치는 상기 가요성 막 외에 그 표면에 대해서 블랙화 처리되어 있는 것을 특징으로 하는 회로 접속 구조.
  27. 회로 접속 구조에 있어서,회로판, 및 테이프 캐리어 패키지 구조를 구비하며, (A) 상기 테이프 캐리어 패키지 구조는, 2개의 주면을 갖고,가요성 막, 상기 가요성 막에 설치된 반도체 장치, 상기 가요성 막에 형성되며 상기 반도체 장치에 접속되고 상기 반도체 장치로 신호를 입력하거나 상기 반도체 장치로부터 신호를 출력하는 제1도선 패턴, 및 상기 반도체 장치에 대한 신호 공급이 실질적으로 없는 상태이며 상기 가요성 막 상의 상기 제1도선 패턴이 제공되어 있지 않은 영역에 형성된 제2도선 패턴을 구비하며,상기 2개의 주면 중 적어도 한 면의 일부분이 블랙화 처리되어 있고, (B) 상기 테이프 캐리어 패키지 구조는 상기 제1도선 패턴을 통해서 상기 회로판 상에 설치되는 것을 특징으로 하는 회로 접속 구조.
  28. 제27항에 있어서, 상기 가요성 막은 상기테이프 캐리어 패키지 구조의 2개의 주면 중 적어도 한면의 전표면에 대하여 블랙화 처리되어 있는 것을 특징으로 하는 회로 접속 구조.
  29. 제28항에 있어서, 상기 반도체 장치는 상기 가요성 막 외에 그 면에 대해서 블랙화 처리되어 있는 것을 특징으로 하는 회로 접속 구조.
  30. 제7항,제10항,제24항 또는 제27항에 있어서, 상기 블랙화 처리는 0.95이상의 표면 방출률을 제공하기 위해서 실시된 것을 특징으로 하는 회로 접속 구조.
  31. 제30항에 있어서, 상기 블랙화 처리는 검은색으로 착색된 코팅을 도포함으로써 실시된 것을 특징으로 하는 회로 접속 구조.
  32. (A) 표시 채널 위로 연장하되 상기 표시 패널의 주변측을 따라 전극 단자에서 끝나는 픽셀 전극을 포함하는 픽셀 패널, (B) 가요성 막, 상기 가요성 막에 설치되며 상기 표시 패널의 픽셀 전극에 구동 전압 파형을 제공하기 위한 입력 전극 및 출력 전극을 포함하는 반도체 장치, 상기 가요성 막상에 형성되며 상기 반도체 장치로 신호를 입력하거나 이 장치로부터 신호를 출력하기 위해서 상기 반도체 장치의 입력 전극 및 출력 전극각각에 접속된 제1도선 패턴, 및 상기 반도체 장치에 대한 신호 공급이 실질적으로 없는 상태이며 상기 가요성 막 상의 상기 제1도선 패턴이 제공되지 않은 영역에 형성된 제2도선 패턴을 포함하는 테이프 캐리어 패키지 구조, 및 (C) 도선 단자에서 끝나는 도선 패턴을 그 위에 갖고 상기 테이프 캐리어 패키지 구조 위에 반도체 장치로 전력 및 제어 신호를 공급하는 회로판을 구비하며, 상기 테이프 캐리어 패키지 구주조는 상기 반도체 장치의 입력 전극에 접속된 제1도선 패턴을 통해서 상기 회로판의 도선 단자에 접속되며 상기 반도체 장치의 출력 전극에 접속된 상기 제1도선 패턴을 통해서 상기 표시 패널의 전극 단자에 접속된 것을 특징으로 하는 표시 장치.
  33. 제31항에 있어서, 상기 제2도선 패턴은 상기 회로판에 전기적으로 접속된 것을 특징으로 하는 표시 장치.
  34. 제32항에 있어서, 상기 제2도선 패턴은 상기 회로판에 형성에 도선의 랜드에 전기적으로 접속된 것을 특징으로 하는 표시 장치.
  35. 제32항에 있어서, 상기 표시 패널을 액정 표시 패널인 것을 특징으로 하는 표시 장치.
  36. (A) 표시 채널 위로 연장하되 표시 패널의 주변측을 따라 전극 단자에서 끝나는 픽셀 전극을 포함하는표시 패널, (B) 가요성 막, 상기 가요성 막에 설치되며 상기 표시 패널의 픽셀 전극에 구동 전압 파형을 공하기 위한 입력 전극 및 출력 전극을 포함하는 반도체 장치, 및 상기 가요성 막위에 형성되며 상기 반도체 장치의 입력 전극 빛 출력 전극 각각에 접속되고 상기 반도체 장치에 신호를 입력하거나 이 장치로부터 신호를 출력하는 제1도선 패턴,을 구비하며, 상기 2개의 주면 중 적어도 한면의 적어도일부분이 블랙화 처리 되어 있는 테이프 캐리어 패키지 구조, 및(C) 도선 단자에서 끝나는 도선 패턴을 그 위에 갖고 상기 테이프 캐리어 패키지 구조 상의 상기 반도체 장치에 전력 및 제어 신호를 공급하는 회로판을 구비하며, 상기 테이프 캐리어 패키지 구조는 상기 반도체 장치의 입력 전극에 접속된 제1도선 패턴을 통해서 상기 회로판의 도선 단자에 접속되고,상기 반도체 장치의 출력 전극에 접속된 제1도선 패턴을 통해서 상기 표시 패널의 전극 단자에 접속된 것을 특징으로 하는 표시 장치.
  37. 제36항에 있어서, 상기 표시 패널은 액정 표시 패널인 것을 특징으로 하는 표시 장치.
  38. (A) 표시 채널 위로 연장하되 상기 표시 패널의 주변측을 따라 전극 단자에서 끝나는 픽셀 전극을 포함하는 픽셀 패널, (B) 가요성 막, 상기 가요성 막 위에 설치되며 상기 표시 패널의 픽셀 전극에 구동 전압 파형을 공급하기 위한 입력 전극 및 출력 전극을 포함하는 반도체 장치, 상기 가요성 막위에 형성되며 상기 반도체 장치에 신호를 입력하거나 이 장치로부터 신호를 출력하기 위해 상기 반도체 장치에 입력 전극 및 출력 전극 각각에 접속된 제1도선 패턴,및 상기 반도체 장치에 대한 신호 공급이 실질적으로 없는 상태이며 상기 가요성 막 위에 상기 제1도선 패턴이 제공되어 있지 않은 영역에 형성된 제2도선 패턴을 구비하며, 상기 2개의 주면 중 적어도 한면의 적어도 일부분이 블랙화 처리 되어 있는 테이프 캐리어 패키지 구조, 및(C) 도선 단자에서 끝나는 도선 패턴을 그 위에 갖고 상기 테이프 캐리어 패키지 구조 상의 상기 반도체 장치에 전력 및 제어 신호를 공급하는 회로판을 구비하며, 상기 테이프 캐리어 패키지 구조는 상기 반도체 장치의 입력 전극에 접속된 제1도선 패턴을 통해서 상기 회로판의 도선 단자에 접속되고,상기 반도체 장치의 출력 전극에 접속된 제1도선 패턴을 통해서 상기 표시 패널의 전극 단자에 접속된 것을 특징으로 하는 표시 장치.
  39. 제38항에 있어서, 상기 제2도선 패턴은 상기 회로판에 전기적으로 접속되어 있는 것을 특징으로하는 표시 장치.
  40. 제38항에 있어서, 상기 제2도선 패턴은 상기 회로판 상에 형성된 도선의 랜드에 전기적으로 접속되어 있는 것을 특징으로하는 표시 장치.
  41. 제38항에 있어서, 상기 표시 패널은 액정 표시 패널인 것을 특징으로 하는 표시 장치.
KR1019970010551A 1996-03-26 1997-03-26 회로 접속 구조 KR100217007B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP96070493 1996-03-26
JP96-070493 1996-03-26
JP7049396 1996-03-26
JP96119394 1996-05-14
JP11939496 1996-05-14
JP96-119394 1996-05-14

Publications (2)

Publication Number Publication Date
KR970067821A true KR970067821A (ko) 1997-10-13
KR100217007B1 KR100217007B1 (ko) 1999-09-01

Family

ID=26411647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010551A KR100217007B1 (ko) 1996-03-26 1997-03-26 회로 접속 구조

Country Status (2)

Country Link
US (1) US6184965B1 (ko)
KR (1) KR100217007B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010043947A (ko) * 1999-03-31 2001-05-25 야스카와 히데아키 협 피치용 커넥터, 피치 변환 장치, 마이크로머신, 압전액추에이터, 정전 액추에이터, 잉크 제트 헤드, 잉크 제트프린터, 액정 장치, 전자기기
KR100338867B1 (ko) * 2001-02-20 2002-05-30 이만근 카본블랙 보호시트
KR100338868B1 (ko) * 2001-02-26 2002-05-30 이만근 카본블랙 보호시트
JP4283575B2 (ja) * 2003-03-24 2009-06-24 シャープ株式会社 液晶モジュール
CN1833052B (zh) * 2003-08-08 2010-10-20 昭和电工株式会社 带有黑膜的基质的生产方法和带有黑膜的基质
US7149064B2 (en) * 2003-08-29 2006-12-12 Rockwell Automation Technologies, Inc. Multiphase reduced voltage starter with bypass relays, interphase electrical isolation and shared thermal mass
WO2006136984A2 (en) * 2005-06-21 2006-12-28 Koninklijke Philips Electronics N.V. Thin film circuit connections
KR20070078133A (ko) * 2006-01-26 2007-07-31 삼성전자주식회사 전원인가모듈 및 이를 갖는 백라이트 모듈의 점등 테스트장치
JP5273333B2 (ja) * 2006-12-28 2013-08-28 株式会社ジャパンディスプレイ 表示装置
JP4344766B2 (ja) * 2007-11-30 2009-10-14 シャープ株式会社 ソースドライバ、ソースドライバの製造方法、および液晶モジュール
JP5051189B2 (ja) * 2009-07-10 2012-10-17 アイシン・エィ・ダブリュ株式会社 電子回路装置
KR101166069B1 (ko) * 2011-01-28 2012-07-19 주식회사 루셈 씨오에프형 반도체 패키지 및 이를 위한 테이프 배선 기판
JP6023660B2 (ja) * 2013-05-30 2016-11-09 スタンレー電気株式会社 半導体発光素子及び半導体発光装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0310224A (ja) * 1989-06-07 1991-01-17 Sharp Corp 表示装置
US5146354A (en) * 1991-05-07 1992-09-08 Compaq Computer Corporation LCD system with a backlight having a light source at a light pipe's edge and with the LCD enframed
JP2916824B2 (ja) * 1991-05-31 1999-07-05 アルプス電気株式会社 液晶表示装置
US5436745A (en) * 1994-02-23 1995-07-25 Ois Optical Imaging Systems, Inc. Flex circuit board for liquid crystal display
DE69633994D1 (de) * 1995-02-17 2005-01-13 Citizen Watch Co Ltd Flüssigkristallanzeigeelement

Also Published As

Publication number Publication date
KR100217007B1 (ko) 1999-09-01
US6184965B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
EP0617311B1 (en) Liquid crystal display
EP1335240A4 (en) DISPLAY AND DRIVE METHOD THEREOF
KR970067821A (ko) 회로 접속 구조
TW374121B (en) Active matrix-type liquid crystal display apparatus
TW374249B (en) TFT array and a method for manufacturing the same and a method for manufacturing liquid crystal display using the same
KR960015019A (ko) 표시영역외주의 프레임면적의 축소화에 적합한 액정표시장치
KR970018637A (ko) 액티브 매트릭스 기판 및 디스플레이 장치
KR970066684A (ko) 드라이브 회로 연결 구조 및 그 연결 구조를 포함하는 디스플레이 장치
JPH10198285A (ja) 平面表示装置
KR960024561A (ko) 표시장치용 어레이기판
KR970066586A (ko) 구동용 ic, 액정패널, 액정장치 및 전자기기
KR100499107B1 (ko) 액정디스플레이 및 전기모듈
JP2001318618A (ja) フレキシブル配線基板および表示パネル
KR100194690B1 (ko) 액정 표시 모듈
KR970072343A (ko) 테이프 캐리어 패키지 및 이 테이프 캐리어 패키지를 포함하는 액정표시장치
KR100223588B1 (ko) 액정 표시 장치
JPH0229023U (ko)
JPH048458Y2 (ko)
JP3142622B2 (ja) 表示装置
KR101296627B1 (ko) 액정표시장치 및 이의 제조방법
JP2002196311A (ja) 液晶表示装置
KR100469340B1 (ko) 액정표시장치
WO1999030304A3 (en) Display device and method therefor
JPS58189613A (ja) 液晶表示素子
JP2627388B2 (ja) ドットマトリックス式液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080523

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee