KR970066906A - 엠버스를 이용한 데이터 전송 방법 - Google Patents

엠버스를 이용한 데이터 전송 방법 Download PDF

Info

Publication number
KR970066906A
KR970066906A KR1019960007373A KR19960007373A KR970066906A KR 970066906 A KR970066906 A KR 970066906A KR 1019960007373 A KR1019960007373 A KR 1019960007373A KR 19960007373 A KR19960007373 A KR 19960007373A KR 970066906 A KR970066906 A KR 970066906A
Authority
KR
South Korea
Prior art keywords
bus
data
mode
cycle
block
Prior art date
Application number
KR1019960007373A
Other languages
English (en)
Other versions
KR0170742B1 (ko
Inventor
박명식
도기종
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960007373A priority Critical patent/KR0170742B1/ko
Publication of KR970066906A publication Critical patent/KR970066906A/ko
Application granted granted Critical
Publication of KR0170742B1 publication Critical patent/KR0170742B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 중형컴퓨터 시스템의 시스템 버스와 상기 중형컴퓨터의 로칼버스로 사용되는 엠버스를 인터페이스하는 엠버스를 이용한 데이터 전송 방법에 관한 것으로서, 공유메모리로부터 로컬메로리로 블럭단위로 데이터를 읽는 블럭읽기 사이클, 로컬메모리로부터 공유메모리로 블럭단위로 데이터를 쓰는 블럭쓰기 사이클을 구분하는 단계; 엠버스에 대한 버스사용권을 요구하고, 버스사용권을 중재받는 단계; 버스사용권 획득후 버스 사용중임을 표시하고 버스를 사용하는 단계; 데이터전송을 할것인지(데이터전송모드), 재전송을 할 것인지(재전송모드), 에러로 처리할 것인지(에러모드)를 결정하는 모드결정단계; 및 데이터전송모드이면 블럭단위로 데이터를 전송하고 전송사이클을 끝내며, 재전송모드이면 블럭단위로 데이터를 다시 전송하고, 에러모드이면 전송사이클을 끝내는 단계를 포함한다.
본 발명에 의하면 마스터와 슬레이브 기능을 위해 읽기 및 쓰기 상태머신을 하나로 통합함으로써 주변로직이 제거되어 로직이 간단하고 ASIC으로 구현시 전력소모가 작고 비용을 줄일 수 있다.

Description

엠버스를 이용한 데이터 전송 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 버스를 기반으로 하고 공유메모리 구조를 갖는 중형컴퓨터 시스템의 입출력모듈에서 로컬버스로 사용되는 MBUS와 시스템 버스와의 인터페이스 장치의 구성도를 도시한 것이다, 제7도는 블로모드 읽기/쓰기 동작을 위한 마스터 MBUS 상태머신도를 도시한 것이다.

Claims (4)

  1. 버스를 기반으로 하고 공유메모리 구조를 가지며, 선마이크로 시스템사(미국의 컴퓨터회사명)의 엠버스를 입출력모듈의 로컬버스로 사용하는 중형컴퓨터 시스템에서 상기 로컬버스를 사용하여 시스템버스로부터 로컬메모리로 또는 로컬메모리로부터 시스템버스로 소정의 블럭단위로 데이터를 전송하는 방법에 있어서, 상기 공유메모리로부터 시스템버스를 통해 로컬메모리로 소정 블럭단위로 데이터를 읽어 들이는 블럭읽기 사이클, 로컬메모리로부터 시스템버스를 통해 상기 공유메모리로 소정 블럭단위로 데이터를 쓰는 블럭쓰기 사이클을 구분하는 단계; 상기 엠버스에 대한 버스사용권을 요구하고, 상기 버스사용권을 중재받는 단계; 상기 버스사용권을 획득하면 버스를 사용하고 있음을 표시하고 버스를 사용하는 단계; 엠버스에서 제공하는 데이터전송을 제어하는 신호들을 체크하여 데이터전송을 할 것인지(데이터전송모드), 재전송을 할 것인지(재전송모드), 에러로 처리할 것인지(에러모드)를 결정하는 모드결정단계; 및 상기 모드결정단계에서 데이터전송모드이면 상기 소정의 블럭단위로 데이터를 전송하고 전송사이클을 끝내며, 재전송모드이면 다시 소정의 블럭단위로 데이터를 전송하고, 에러모드이면 전송사이클을 끝내는 단계를 포함함을 특징으로 하는 엠버스를 이용한 블럭 데이터 전송방법.
  2. 제1항에 있어서, 상기 모드결정단계의 데이터전송을 제어하는 신호들은 데이터 전송준비완료를 나타내는 신호(MRDY_), 데이터를 재전송을 요구하는 신호(MRTY_), 데이터 전송 에러를 나타내는 신호(MERR_)임을 특징으로 하는 엠버스를 이용한 블럭데이터 전송 방법.
  3. 제1항에 있어서, 데이터전송 모드에서의 데이터 전송은 카운터를 사용하여 소정의 블럭에 상응하는 데이터량을 전송하고, 상기 카운터의 동작을 체크하여 다음 단계 천이를 결정함을 특징으로 하는 엠버스를 이용한 블럭데이터 전송 방법.
  4. 버스를 기반으로 하고 공유메모리 구조를 가지며, 선마이크로 시스템사(미국의 컴퓨터회사명)의 엠버스를 입출력모듈의 로컬버스로 사용하는 중형컴퓨터 시스템에서 상기 입출력모듈의 중앙처리장치(CPU)가 상기 로컬버스를 사용하여 시스템버스로부터 또는 시스템버스로 데이터를 억세스하거나(단일모드 사이클), 상기 입출력모듈의 내부 레지스터를 억세스하는(슬레이브 사이클) 방법에 있어서, 상기 중앙처리장치가 상기 단일모드 사이클을 시작할 것인지 상기 슬레이브사이클을 시작할 것인지 결정한 후, 엠버스를 사용하고 있음을 표시하는 단계; 상기 단일모드 사이클일 경우에는 단일모드 읽기 또는 단일모드쓰기를 진행하고, 시스템버스의 상태 및 엠버스 상태를 확인하여 사이클이 정상적이면 응답신호를 확인한 후 사이클을 종료하고, 에러가 발생하며 재전송을 시도하는 단계; 및 상기 슬레이브 사이클일 경우에는 상기 레지스터에 대해 데이터 쓰기 또는 읽기를 수행하고, 응답신호를 확인한 후 사이클을 종료하는 단계를 포함함을 특징으로 하는 엠버스를 이용한 데이터 전송방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960007373A 1996-03-19 1996-03-19 엠버스를 이용한 데이터 전송 방법 KR0170742B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960007373A KR0170742B1 (ko) 1996-03-19 1996-03-19 엠버스를 이용한 데이터 전송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960007373A KR0170742B1 (ko) 1996-03-19 1996-03-19 엠버스를 이용한 데이터 전송 방법

Publications (2)

Publication Number Publication Date
KR970066906A true KR970066906A (ko) 1997-10-13
KR0170742B1 KR0170742B1 (ko) 1999-03-30

Family

ID=19453413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960007373A KR0170742B1 (ko) 1996-03-19 1996-03-19 엠버스를 이용한 데이터 전송 방법

Country Status (1)

Country Link
KR (1) KR0170742B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003700A (ko) * 1998-06-29 2000-01-25 김형벽 버스모듈 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003700A (ko) * 1998-06-29 2000-01-25 김형벽 버스모듈 장치

Also Published As

Publication number Publication date
KR0170742B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
CA2109682C (en) Multiple bus interface
US6216191B1 (en) Field programmable gate array having a dedicated processor interface
JPS62115564A (ja) インタ−フエ−ス回路
CN101510185A (zh) 一种高速总线向低速总线写入、读取数据的方法和装置
JP3943616B2 (ja) バックグランド・モードでトランスペアレント動作を有するデータ・プロセッサ
US5903912A (en) Microcontroller configured to convey data corresponding to internal memory accesses externally
KR950000553B1 (ko) 확장 유닛이 접속가능한 컴퓨터 시스템의 버스제어 방법 및 장치
US6078742A (en) Hardware emulation
CN101116065A (zh) Dma串
US6742142B2 (en) Emulator, a data processing system including an emulator, and method of emulation for testing a system
CN1879096A (zh) 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置
US7062588B2 (en) Data processing device accessing a memory in response to a request made by an external bus master
KR20060110359A (ko) 자동차내의 임계 안전 컴퓨터 시스템을 위한 통합형시스템용 디바이스 및 방법
US4827471A (en) Method for bus access for data transmission through a multiprocessor bus
US5860161A (en) Microcontroller configured to indicate internal memory accesses externally
KR970066906A (ko) 엠버스를 이용한 데이터 전송 방법
CN101169767B (zh) 访问控制设备及访问控制方法
US7363393B2 (en) Chipset feature detection and configuration by an I/O device
KR920010977B1 (ko) 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture)
KR960001023B1 (ko) 이기종 버스시스템에서의 버스 공유방법 및 버스 스와핑장치
US6742073B1 (en) Bus controller technique to control N buses
US6292861B1 (en) Processor having interface with bus arbitration circuit
US5765217A (en) Method and apparatus to perform bus reflection operation using a data processor
JPS61269751A (ja) 独立のプログラム・メモリ・ユニツト及びデ−タ・メモリ・ユニツトを有するデ−タ処理システムにおける補助デ−タ・メモリ・ユニツトを使用する装置及び方法
KR930004903B1 (ko) 데이타 버스를 이용한 프로세서간 병렬 데이타 통신시스팀 및 통신방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050929

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee