KR970060240A - 불휘발성 반도체 메모리 장치 - Google Patents

불휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR970060240A
KR970060240A KR1019960001292A KR19960001292A KR970060240A KR 970060240 A KR970060240 A KR 970060240A KR 1019960001292 A KR1019960001292 A KR 1019960001292A KR 19960001292 A KR19960001292 A KR 19960001292A KR 970060240 A KR970060240 A KR 970060240A
Authority
KR
South Korea
Prior art keywords
transistors
bit line
string
string selection
line contact
Prior art date
Application number
KR1019960001292A
Other languages
English (en)
Other versions
KR100190014B1 (ko
Inventor
최정혁
신왕철
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960001292A priority Critical patent/KR100190014B1/ko
Publication of KR970060240A publication Critical patent/KR970060240A/ko
Application granted granted Critical
Publication of KR100190014B1 publication Critical patent/KR100190014B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

3개의 비트라인을 공유하면서도 종래와 동일한 셀 면적을 유지할 수 있는 3-bit shared 플레쉬 메모리 셀이 개시된다. 본 발명은 특정 셀을 선택하기 위한 복수 개의 스트링 선택 트랜지스터들, 데이타 기억을 위한 복수 개의 메모리 셀 트랜지스터들, 및 대기상태 시의 불량(fail) 구제를 위한 접지 선택(Ground Selection) 트랜지스터들이 비트라인과 접지전압단 사이에 서로 직렬회로로 구성되어 하나의 단위 스트링(string)을 구성하며, 상기 이웃한 3개의 단위 스트링들은 하나의 비트라인 콘택을 공유하고, 동일한 스트링 선택라인을 통해 상기 각 단위 스트링들에 연결되는 각각의 스트링 선택트랜지스터의 문턱 전압은 서로 다른 3개의 값이 반복되어 형성된다.

Description

불휘발성 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명에 의한 낸드형 플레쉬 메모리 셀의 평면도.
제8도는 제7도의 등가 회로도.

Claims (4)

  1. 특정 셀을 선택하기 위한 복수 개의 스트링 선택 트랜지스터들, 데이타 기억을 위한 복수 개의 메모리 셀 트랜지스터들, 및 대기상태 시의 불량(fail) 구제를 위한 접지 선택(Ground Swlection) 트랜지스터들이 비트라인과 접지전압단 사이에 서로 직렬회로로 구성되어 하나의 단위 스트링(string)을 구성하며, 상기 이웃한 3개의 단위 스트링들은 하나의 비트라인 콘택을 공유하고, 동일한 스트링 선택라인을 통해 상기 각 단위 스트링들에 연결되는 각각의 스트링 선택트랜지스터의 문턱 전압은 서로 다른 3개의 값이 반복되어 형성되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 동일한 스트링 선택라인을 통해 하나의 비트라인 콘택에 연결되는 각기 다른 문턱 전압을 갖는 3개의 스트링 트랜지스터들 가운데 2개의 스트링은 상·하가 서로 다른 문턱전압 값을 가지며, 하나의 스트링은 상·하가 같은 문턱전압 값을 갖도록 구성된 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  3. 제1항에 있어서, 특정 셀을 선택하기 위하여 상기 스트링 선택라인에 인가되는 전압은 서로 다른 3개의 문턱 전압을 갖는 스트링 선택 트랜지스터를 선택적으로 턴-온 시키기 위한 3개의 레벨로 구성되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
  4. 특정 셀을 선택하기 위한 복수 개의 스트링 선택 트랜지스터들, 데이타 기억을 위한 복수 개의 메모리 셀 트랜지스터들, 및 대기상태 시의 불량(fail) 구제를 위한 접지 선택(Ground Selection) 트랜지스터들이 비트라인과 접지전압단 사이에 서로 직렬회로로 구성되어 하나의 단위 스트링(string)을 구성하며, 상기 이웃한 3개의 단위 스트링들은 하나의 비트라인 콘택을 공유하고, 동일한 스트링 선택라인을 통해 상기 각 단위 스트링들에 연결되는 각각의 스트링 선택트랜지스터의 문턱 전압은 하나의 '+' 값인 증가형(enhancement)와, '-'값인 두 개의 공핍형(depletion)으로 구성되어 상기 2개의 공핍형 및 1개의 증가형 트랜지스터가 반복적으로 구성되고, 상기 하나의 단위 스트링을 비트 라인 콘택과 연결시키는 3개의 직렬연결된 스트링 선택 트랜지스터의 문턱전압들도 2개의 공핍형과 하나의 증가형으로 구성되나 하나의 비트 라인 콘택과 동일한 스트링 선택라인을 통해 연결되는 이웃한 스트링 선택 트랜지스터의 문턱전압들의 조합과는 다르게 구성되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960001292A 1996-01-22 1996-01-22 불휘발성 반도체 메모리 장치 KR100190014B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960001292A KR100190014B1 (ko) 1996-01-22 1996-01-22 불휘발성 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960001292A KR100190014B1 (ko) 1996-01-22 1996-01-22 불휘발성 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970060240A true KR970060240A (ko) 1997-08-12
KR100190014B1 KR100190014B1 (ko) 1999-06-01

Family

ID=19449870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001292A KR100190014B1 (ko) 1996-01-22 1996-01-22 불휘발성 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100190014B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789736B1 (ko) * 2007-03-09 2008-01-03 엘지전자 주식회사 후드 겸용 전자레인지 도어지지장치
US8698057B2 (en) 2007-01-26 2014-04-15 Lg Electronics Inc. Ventilation hooded microwave oven and cooling system for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698057B2 (en) 2007-01-26 2014-04-15 Lg Electronics Inc. Ventilation hooded microwave oven and cooling system for the same
KR100789736B1 (ko) * 2007-03-09 2008-01-03 엘지전자 주식회사 후드 겸용 전자레인지 도어지지장치

Also Published As

Publication number Publication date
KR100190014B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
US4207615A (en) Non-volatile ram cell
KR960032733A (ko) 불휘발성 반도체메모리장치
JPS6025837B2 (ja) 半導体記憶装置
KR900002320A (ko) 반도체메모리셀 및 반도체메모리
KR960032736A (ko) 반도체 메모리
JPS586239B2 (ja) 読取り専用メモリ
KR930014618A (ko) 독출전용 메모리
KR870009396A (ko) 불휘발성 반도체 기억장치
KR940022836A (ko) 낸드형 쎌 구조를 가지는 불휘발성 반도체집적회로
TW353751B (en) Nonvolatile semiconductor memory device
KR910009408B1 (ko) 반도체기억장치
KR900000915A (ko) 불휘발성 반도체 메모리
JPS58191463A (ja) 集積回路高電圧分配方法及び装置
EP0421168A2 (en) Semiconductor memory with metallic interconnection layer of the same potential as the word line and connected thereto outside of the memory cell region
KR970060240A (ko) 불휘발성 반도체 메모리 장치
US3875567A (en) Memory circuit using variable threshold level field-effect device
EP0114210A2 (en) Latent image RAM cell
KR890010910A (ko) 비트 라인들에 대한 풀-업 동작을 개선한 정적 반도체 메모리 장치
KR0164376B1 (ko) 불휘발성 반도체 메모리의 기준 비트라인 셀
US6438018B1 (en) Via code Mask ROM
KR100275986B1 (ko) 전압 발생 회로
KR960042762A (ko) 반도체 기억장치
KR900010670Y1 (ko) 반도체메모리
KR850006784A (ko) 반도체 집적 회로장치
KR960043244A (ko) 불휘발성 메모리 장치의 레이아웃 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee