KR970056378A - 셀 송신 장치 - Google Patents

셀 송신 장치 Download PDF

Info

Publication number
KR970056378A
KR970056378A KR1019950053186A KR19950053186A KR970056378A KR 970056378 A KR970056378 A KR 970056378A KR 1019950053186 A KR1019950053186 A KR 1019950053186A KR 19950053186 A KR19950053186 A KR 19950053186A KR 970056378 A KR970056378 A KR 970056378A
Authority
KR
South Korea
Prior art keywords
commercialized
sara
chip
signal
control means
Prior art date
Application number
KR1019950053186A
Other languages
English (en)
Other versions
KR0153943B1 (ko
Inventor
문승진
이호근
송광석
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950053186A priority Critical patent/KR0153943B1/ko
Publication of KR970056378A publication Critical patent/KR970056378A/ko
Application granted granted Critical
Publication of KR0153943B1 publication Critical patent/KR0153943B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 상용 셀화 SARA 칩과 상용 전송 TAXI 칩간에 FIFO를 이용한 셀 송신 장치에 관한 것으로, 외부로 전달할 메시지를 출력하는 CPU; 상기 CPU가 출력하는 메시지를 저장하는 상용 셀화 SARA 메모리 수단; 상기 상용 셀화 SARA 메모리수단에 연결되고 외부로부터 클럭신호를 입력받아 AAL계층 처리를 담당하는 상용 셀화 SARA 칩; 상기 상용 셀화 SARA 칩으로부터의 메시지를 셀로 분해하는 과정에서 1셀이 완성되면 유효 셀 신호를 전송받아 쓰기 가능 신호를 상기 상용 셀화 SARA 칩으로 제어신호를 전달하는 제1 제어수단; 상기 제1 제어수단을 통해 상기 상용 셀화 SARA 칩과 연결되며 내부에 전송할 데이타의 존재를 알리고, 8비트 포트의 입출력을 가지는 선입선출수단(FIFO); 상기 선입선출수단으로부터 전송 데이타를 입력받아 8비트 데이타를 전송하며 스트로브신호를 구동하는 제2 제어수단; 상기 제2 제어수단을 통해 상기 선입선출수단에 연결되며 고속 ECL(Emitter Coupled Logic) 통신을 통해 타 보드로 상기 CPU로부터 출력된 외부 전송신호를 전달하는 상용 전송용 TAXI 칩을 구비하는 것을 특징으로 한다.

Description

셀 송신 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 설명하기 위한 송신장치의 개념도.
제2도는 본 발명에 따른 송신 장치의 블럭구성도.
* 도면의 주요부분에 대한 부호의 설명
101 : CPU 102 : 셀화 SARA 메모리
103 : 셀화 SARA 칩 104 : SS2SFF
105 : 송신 FIFO 106 : SFF2TS
107 : 상용 전송 TAXI 칩

Claims (1)

  1. 외부로 전달할 메시지를 출력하는 CPU(101); 상기 CPU(101)가 출력하는 메시지를 저장하는 상용 셀화 SARA 메모리 수단(102); 상기 상용 셀화 SARA 메모리수단(102)에 연결되고 외부로부터 클럭 신호를 입력받아 AAL계층 처리를 담당하는 상용 셀화 SARA 칩(103); 상기 상용 셀화 SARA 칩(103)으로부터의 메시지를 셀로 분해나는 과정에서 1셀이 완성되면 유효 셀 신호를 전송받아 쓰기 가능 신호를 상기 상용 셀화 SARA 칩(103)으로 제어신호를 전달하는 제1 제어수단(104); 상기 제1 제어수단(104)을 통해 상기 상용 셀화 SARA 칩(103)과 연결되며 내부에 전송할 데이타의 존재를 알리고, 8비트 포트의 입출력을 가지는 선입선출수단(FIFO)(105); 상기 선입선출수단(105)으로부터 전송 데이타를 입력받아 8비트 데이타를 전송하며 스트로브신호를 구동하는 제2 제어수단(106); 및 상기 제2 제어수단(106)을 통해 상기 선입선출수단(105)에 연결되며 고속 ECL(Emitter Coupled Logic) 통신을 통해 타 보드로 상기 CPU(101)로부터 출력된 외부 전송신호를 전달하는 상용 전송용 TAXI 칩(107)을 구비하는 것을 특징으로 하는 셀 송신 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950053186A 1995-12-21 1995-12-21 셀 송신 장치 KR0153943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950053186A KR0153943B1 (ko) 1995-12-21 1995-12-21 셀 송신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053186A KR0153943B1 (ko) 1995-12-21 1995-12-21 셀 송신 장치

Publications (2)

Publication Number Publication Date
KR970056378A true KR970056378A (ko) 1997-07-31
KR0153943B1 KR0153943B1 (ko) 1998-11-16

Family

ID=19442201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053186A KR0153943B1 (ko) 1995-12-21 1995-12-21 셀 송신 장치

Country Status (1)

Country Link
KR (1) KR0153943B1 (ko)

Also Published As

Publication number Publication date
KR0153943B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR970056378A (ko) 셀 송신 장치
KR880700580A (ko) 비동기식 어드레싱 다중 통신시스템
KR910003475A (ko) 시퀀스 제어장치
KR20010091865A (ko) 프로그램 가능한 딜레이를 갖는 범용 비동기화 송수신기자동 하프 듀플렉스 방향 제어
KR940023098A (ko) 메시지 패킷 전송기
KR0154482B1 (ko) 버퍼를 이용한 그로벌버스 정합장치
KR850006090A (ko) 데이터 전송 시스템
KR200170149Y1 (ko) 데이터 송수신 장치
KR830008233A (ko) 단일라인 우선순위를 설립시키는 장치를 가지는 통신 멀티플렉서
SU1762307A1 (ru) Устройство дл передачи информации
KR100208280B1 (ko) 선입선출 제어부를 갖는 데이터 전송 장치
KR940010577A (ko) 사스(sass) 시스템의 원격경보수신보드와 퍼스컴(pc) 간의 병렬데이터 통신회로
KR970010157B1 (ko) Sdlc/hdlc 데이타 프레임의 토큰링 제어 버스 송신 정합 장치
KR970056365A (ko) 옥텟단위를 이용한 다중 구성용 utopia 직접 처리장치
KR980004318A (ko) 비동기식 송신 및 수신 장치(uart)
KR950016059A (ko) 티1(t1) 전송로를 이용한 에이치.디.엘.씨(hdlc) 통신 시스템
KR890017905A (ko) 퍼스컴의 동기/비동기 겸용 모뎀
KR970056340A (ko) 패킷데이타 전송장치 및 전송방법
KR970019289A (ko) 보조제어장치와 외부장치간 정합회로(circuit for interfacing between auxiliary processor and external device)
KR19980041067A (ko) 전송속도 제어회로
KR920013146A (ko) 필드버스 인터페이스보드
KR940017415A (ko) 트랜스퓨터 링크용 링크 어댑터 제어 장치
KR960025125A (ko) 프로세서간의 데이타 송수신장치
KR930008646A (ko) 퍼스널 컴퓨터 직렬 통신 인터페이스
KR890000958A (ko) 단말기용 카드리더기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040630

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee