KR970019289A

KR970019289A - 보조제어장치와 외부장치간 정합회로(circuit for interfacing between auxiliary processor and external device)

Info

Publication number: KR970019289A
Application number: KR1019950030867A
Authority: KR
Inventors: 김상훈
Original assignee: 유기범; 대우통신 주식회사
Priority date: 1995-09-20
Filing date: 1995-09-20
Publication date: 1997-04-30
Also published as: KR0154470B1

Abstract

본 정합회로는 전자과 교환기에 있어서 보조제어장치와 외부장치간의 통시시, 보조제어장치내의 프로세서의 처리과정을 단순화하기 위한 것으로써, 본 회로는 래치 및 코딩부;상태레지스터,모드/어드레스 레지스터, 데이터 레지스터 및 제어레지스터로 구성된 내부 레지스터; 모드/어드레스 레지스터와 데이터 레지스터에서 출력되는 신호를 외부장치로 선택적으로 전송하고, 외부장치로부터 전송되는 신호를 데이터 레지스터로 전송하는 신호전송부; 에러신호가 전송되면, 모드/어드레스 레지스터 및 데이터 레지스터에 저장되어 있는 신호의 재전송을 요구하는 재선송시도부; 신호전송부의 전송동작을 제어하기 위한 전송제어부;송신어서트 신호(TAST)와 수신어서트신호(RAST) 및 에러신호(ERR)에 의하여 정상적인 뎅타 전송상태(DTACK)를 알리는 신호를 발생하는 DTACK발생부(670)을 포함함을 특징으로 한다.

선택도 : 제 6 도

Description

보조제어장치와 외부장치간 정합회로(CIRCUIT FOR INTERFACING BETWEEN AUXILIARY PROCESSOR AND EXTERNAL DEVICE)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 제1도에 도시된 프로세서 처리흐름도.

제5도는 본 발명에 따른 보조제어장치와 외부장치간의 블록도.

제6도는 제5도에 도시된 정합회로의 상세도.

Claims

전전자 교환기의 보조제어장치(500)와 외부장치(510)간의 토신시 상기 보조제어장치(500)내의 프로세서(501)와 상기 외부장치(510)간을 정합하기 위한 정합회로에 있어서, 상기 프로세서로 부터 전송되는 제어신호에 의해 제어되어 상기 프로세서(501)로부터 전송되는 신호를 래치하고 코딩하기 위한 래치 및 코딩부(600); 상태레지스터(611), 모드/어드레스 래지스터(612), 데이터 레지스터(613) 및 제어레지스터(614)로 구성되어 상기 래치 및 코딩부(600)로부터 전송되는 신호를 저장하고, 읽기모드시 상기 데이터 레지스터(613)에 저장된 정보를 상기 래치 및 코딩부(600)로 전송하기 위한 내부 레지스터(610); 상기 외부장치(510)로부터 전송되는 제어신호를 상기 상태레지스터(611)로 전송하기 위한 제어신호 전송부(620); 상기 모드/어드레스 레지스터(612)와 상기 데이터 레지스터(613)에서 출력되는 신호를 상기 외부장치(510)로 선택적으로 전송하고, 상기 외부장치(510)로부터 전송되는 신호를 상기 데이터 레지스터(613)로 전송하는 신호전송부(630); 상기 외부장치(510)로부터 에러신호(ERR)가 전송되면, 상기 모드/어드레스 레지스터(612) 및 데이타 레지스터(613)에 저장되어 있는 신호의 재전송을 요구하는 재전송시도부(650); 상기 재전송시도부(650)의 출력신호와 상기 제어레지스터(614)의 출력신호에 의하여 상기 신호전송부(630)의 전송동작을 제어하기 위한 전송제어부(640); 상기 신호전송부(630)에서 제공되는 송신어 서트신호(TAST)와; 상기 외부장치(510)에서 제공되는 수신어트신호(RAST) 및 상기 에러신호(ERR)에 의하여 정상적인 데이터 전송상태(DTACK)를 알리는 신호를 발생하는 DTACK 발생부(670)를 포함하는 것을 특징으로 하는 보조제어장치와 외부장치간 정합회로.
제1항에 있어서, 상기 신호전송부(630)는 외부장치(510)와 직렬로 데이터를 송수신하도록 구성됨을 특징으로 하는 보조제어장치와 외부장치간 정합회로.
제2항에 있어서, 상기 전송제어부(630)는 상기 모드/어드레스 레지스터(612)와 데이터 레지스터(613)에서 출력되는 정보를 상기 외부장치(510)로 선택적으로 출력하는 멀티플렉서와 상기 외부장치(510)로부터 전송되는 데이터를 상기 데이터 레지스터(614)로 전송하는 디멀티플렉서로 이루어짐을 특징으로 하는 보조제어장치와 외부장치간 정합회로.
제1항에 있어서, 상기 DTACK발생부(670)는 상기 프로세서(501)로부터 상기 외부장치(510)로 쓰기모드시 상기 송신어서트신호와 액티브상태에서 비액티브상태로 변환된 후 일정 기간동안 상기 에러신호의 발생여부를 체크하여 상기 DTACK신호의 발생을 제어하고, 상기 읽기모드시 상기 송신어트신호와 상기 수신어서트신호가 동시에 비액티브상태일 때 상기 에러신호의 발생여부를 체크하여 상기 DTACK신호의 발생을 제어함을 특징으로 하는 보조제어장치와 외부장치간 정합회로.
제1항에 있어서, 상기 재전송시도부(650)는 상기 재전송 시도요구 횟수가 소정수를 넘을 경우 상기 프로세서(501)로 인터럽트신호를 요구함을 특징으로 하는 보조제어장치와 외부장치간 정합회로.
제1항 또는 제3항에 있어서, 상기 정합회로(502)는 상기 외부장치(510)와 의사(Pseudo) ECL케이블을 통해 연결되도록 구성됨을 특징으로 하는 보조제어장치의 외부장치간 정합회로.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.