KR950022075A - 이중화로 동작하는 프로세서 장치에서 데이터 전송확인 신호 발생회로 - Google Patents

이중화로 동작하는 프로세서 장치에서 데이터 전송확인 신호 발생회로 Download PDF

Info

Publication number
KR950022075A
KR950022075A KR1019930030003A KR930030003A KR950022075A KR 950022075 A KR950022075 A KR 950022075A KR 1019930030003 A KR1019930030003 A KR 1019930030003A KR 930030003 A KR930030003 A KR 930030003A KR 950022075 A KR950022075 A KR 950022075A
Authority
KR
South Korea
Prior art keywords
signal
buffer
data transfer
control signal
confirmation signal
Prior art date
Application number
KR1019930030003A
Other languages
English (en)
Other versions
KR960005743B1 (ko
Inventor
홍재환
정연쾌
박형준
신동진
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930030003A priority Critical patent/KR960005743B1/ko
Publication of KR950022075A publication Critical patent/KR950022075A/ko
Application granted granted Critical
Publication of KR960005743B1 publication Critical patent/KR960005743B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits

Landscapes

  • Hardware Redundancy (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 이중화 보드의 데이터 전송확인 신호 발생 브럭도로서 액티브측 주프로세서 보드가 정상적으로 동작중일때 시스팀 버스로 데이터 액세스시 발생되는 데이터 전송 확인 신호(DTACK-S, DTACK-D) 및 액세스 실패 유무를 나타내는 신호(BERR-S, BERR-D)등을 제어하는 제어신호버퍼(55)와; 액티브/스탠바이측 액세스 유무를 구분하여 상기 제어신호버퍼(55)를 제어하는 제어부(100)와; 상기 제어신호 버퍼(55)에서 전송된 신호를 스탠바이측에 데이터 전송확인 신호를 전송하기 위한 스탠바이 신호 전송부(99)와; 스탠바이측 데이터 전송확인 신호를 액티브측에 전송하기 위한 버퍼(88)와; 상기 버퍼(88)의 출력과 시스팀 버스에 실려 있는 데이터 전송 확인 신호(DTACK-S)를 받아 데이터 전송 종료 확신호(DTACK-D)를 생성하는 제어신호 발생부(77)와; 상기 제어신호 발생부(77)에서 발생된 데이터 전송 확인 신호를 시스팀 버스에 전송하는 신호전송부(66)를 포함하여 이루어지는 것을 특징으로 한다.

Description

이중화로 동작하는 프로세서 장치에서 데이터 전송확인 신호 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 이중화로 동작하는 프로세서 장치의 구성도.

Claims (1)

  1. 이중화로 동작하는 프로세서 장치에서 데이터 전송확인 신호 발생회로에 있어서, 이중화 보드의 데이터 전송확인 신호 발생 브럭도로서 액티브 측 주프로세서 보드가 정상적으로 동작중일때 시스팀 버스로 데이터 액세스시 발생되는 데이터 전송 확인 신호(DTACK-S, DTACK-D) 및 액세스 실패 유무를 나타내는 신호(BERR-S, BERR-D)등을 제어하는 제어신호버퍼(55)와; 액티브/스탠바이측 액세스 유무를 구분하여 상기 제어신호버퍼(55)를 제어하는 제어부(100)와; 상기 제어신호 버퍼(55)에서 전송된 신호를 스탠바이측에 데이터 전송확인 신호를 전송하기 위한 스탠바이 신호 전송부(99)와; 스탠바이측 데이터 전송 확인 신호를 액티브측에 전송하기 위한 버퍼(88)와; 상기 버퍼(88)의 출력과 시스팀 버스에 실려 있는 데이터 전송 확인 신호(DTACK-S)를 받아 데이터 전송 종료 확신호(DTACK-D)를 생성하는 제어신호 발생부(77)와; 상기 제어신호 발생부(77)에서 발생된 데이터 전송 확인 신호를 시스팀 버스에 전송하는 신호전송부(66)를 포함하여 이루어지는 것을 특징으로 하는 이중화로 동작하는 프로세서 장치에서 데이터 전송확인 신호 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930030003A 1993-12-27 1993-12-27 이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치 KR960005743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030003A KR960005743B1 (ko) 1993-12-27 1993-12-27 이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030003A KR960005743B1 (ko) 1993-12-27 1993-12-27 이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치

Publications (2)

Publication Number Publication Date
KR950022075A true KR950022075A (ko) 1995-07-26
KR960005743B1 KR960005743B1 (ko) 1996-05-01

Family

ID=19373006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030003A KR960005743B1 (ko) 1993-12-27 1993-12-27 이중화로 동작하는 프로세서 장치에서 데이타 전송확인 신호 발생 장치

Country Status (1)

Country Link
KR (1) KR960005743B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401511B1 (ko) * 2001-06-23 2003-10-17 주식회사 하이닉스반도체 스탠바이 모드 제어회로 및 이를 이용하는 반도체 메모리장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401511B1 (ko) * 2001-06-23 2003-10-17 주식회사 하이닉스반도체 스탠바이 모드 제어회로 및 이를 이용하는 반도체 메모리장치

Also Published As

Publication number Publication date
KR960005743B1 (ko) 1996-05-01

Similar Documents

Publication Publication Date Title
KR920001358A (ko) 정보 처리 장치용 버스 시스템
KR860000599A (ko) 프로세서들간의 지령이전 제어시스템
KR920007913A (ko) 엘리베이터의 감시·제어장치
KR950022075A (ko) 이중화로 동작하는 프로세서 장치에서 데이터 전송확인 신호 발생회로
KR920016944A (ko) 오데이타 입출력 방지회로
KR890012219A (ko) 컴퓨터 시스템에서의 키보드 선택 방법 및 장치
KR950012244A (ko) 멀티프로세서 시스템의 리셋회로
KR940008321A (ko) 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로
KR970058115A (ko) 이중화 시스템의 제어장치 및 방법
KR970055834A (ko) 위성 송신 시스템의 이중화 제어 스위치 장치
KR970019289A (ko) 보조제어장치와 외부장치간 정합회로(circuit for interfacing between auxiliary processor and external device)
KR910013718A (ko) 이중화된 시스템의 포트 스위칭 제어장치
KR930003059A (ko) 리모콘을 이용한 정전 복귀방법
KR880700606A (ko) 시스템 프로세서 인터페이스 장치
KR970016983A (ko) 버퍼를 이용한 그로벌버스 정합장치
KR910014293A (ko) 엘리베이터의 데이타 송수신방식
KR900005757A (ko) 교환시스템의 외부음악원 전원 제어장치
KR970071307A (ko) 데이터 전송회로
KR950022597A (ko) 피포메모리를 이용한 프로세서간 통신장치
KR960032205A (ko) 원 플러스 원 시스템의 절체 코멘드 제어방법 및 그에 따른 회로
KR950035215A (ko) 전전자 교환기 하위 프로세서의 비동기 병렬 외부 장치 제어버스 장치
KR910013832A (ko) 유니트간의 인터럽트 처리회로를 구비한 신호 중계기 시스템
KR970016986A (ko) 호스트시스템과 씨디아이시스템간의 인터페이스회로
KR920013126A (ko) 캐쉬메모리 제어회로
KR920014030A (ko) 이중화된 프로세서에서의 데이타 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080428

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee