Claims (7)
송신요 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 송신 클럭에 의하여 생성하는 송신셀 초기 설정 수단과; 송신 버퍼 상태 감지 수단으로부터 오는 송신 버퍼 상태 신호를 해석하는 송신 버퍼 상태 해석 수단과; 상기 송신 버퍼 상태 해석 수단에 의하여 해석된 결과를 토대로 송신용 ATM셀 데이타와 송신용 인에이블 신호 및 송신용 어드레스 신호를 상기 송신 클럭에 의하여 출력하기 위한 송신용 ATM층 버퍼 수단과; 상기 송신셀 초기 설정 수단으로부터 오는 송신셀 초기 신호를 검출하여, 상기 송신용 물리층 버퍼 수단에 저장되는 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 상기 송신 클럭에 의하여 생성하는 송신셀 초기 검출 수단과; 상기 송신용 ATM층 버퍼 수단으로부터 오는 ATM셀의 상기 송신용 인에이블 신호와 상기 송신용 어드레스에 따라서 송신용 ATM셀 데이터를 상기 송신 클럭에 의하여 저장하기 위한 송신용 물리층 버퍼 수단과; 상기 송신용 물리층 버퍼의 상태를 나타내는 송신 버퍼 상태 신호를 상기 송신 클럭에 의하여 생성하는 송신 버퍼 상태 감지 수단과; 수신용 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 수신 클럭에 의하여 생성하는 수신셀 초기 설정 수단과; 수신용 ATM층 버퍼 수단으로부터 오는 ATM셀의 수신용 인에이블 신호와 수신용 어드레스 신호에 따라서 수신용 ATM셀 데이터를 상기 수신 클럭에 의하여 출력하기 위한 수신용 물리층 버퍼 수단과; 상기 수신용 물리층 버퍼 수단의 상태를 나타내는 수신 버퍼 상태 신호를 상기 수신 클럭에 의하여 생성하는 수신 버퍼 상태를 감지 수단과; 상기 수신셀 초기 설정 수단으로부터 오는 수신 버퍼 상태 신호를 해석하는 수신 버퍼 상태 해석 수단과; 상기 수신 버퍼 상태 해석 수단에 의하여 해석된 결과를 토대로 수신용 물리층 버퍼 수단의 출력인 수신용 ATM셀 데이터를 ATM셀의 수신용 인에이블 신호와 수신용 어드레스 신호에 따라서 상기 수신 클럭에 의하여 저장하기 위한 수신용 ATM층 버퍼 수단과; 상기 수신셀 초기 설정 수단으로부터 오는 수신셀 초기 신호를 검출하여 상기 수신용 ATM 층 버퍼에 저장되는 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 상기 수신 클럭에 으하여 생성하는 수신셀 초기 검출 수단과; 고속 데이터의 수신시 바이트 정렬 및 프레임 동기 장치중, 제1클럭을 분주하여 제2클럭을 생성하는 분주 수단을 포함하여 구성되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 집적 처리장치.Transmission cell initial setting means for generating, by a transmission clock, a pulse for indicating a start timing of a transmission request ATM cell; Transmission buffer status analyzing means for interpreting a transmission buffer status signal from the transmission buffer status detecting means; Transmission ATM layer buffer means for outputting transmission ATM cell data, transmission enable signal, and transmission address signal by the transmission clock based on the result analyzed by the transmission buffer state analysis means; Transmission cell initial detection means for detecting a transmission cell initial signal from the transmission cell initial setting means and generating a pulse for indicating a start timing of an ATM cell stored in the transmission physical layer buffer means by the transmission clock; Transmission physical layer buffer means for storing transmission ATM cell data by the transmission clock in accordance with the transmission enable signal and the transmission address of an ATM cell from the transmission ATM layer buffer means; Transmission buffer status detection means for generating, by the transmission clock, a transmission buffer status signal indicating the status of the transmission physical layer buffer; Receiving cell initial setting means for generating, by a receiving clock, a pulse for indicating the start timing of the receiving ATM cell; Reception physical layer buffer means for outputting reception ATM cell data by the reception clock in accordance with a reception enable signal and a reception address signal of an ATM cell from the reception ATM layer buffer means; A receiving buffer state detecting means for generating a receiving buffer state signal representing the state of the receiving physical layer buffer means by the receiving clock; Receiving buffer status analyzing means for analyzing a receiving buffer status signal from said receiving cell initial setting means; To store the receiving ATM cell data, which is the output of the receiving physical layer buffer means, by the receiving clock in accordance with the receiving enable signal and the receiving address signal of the ATM cell based on the result analyzed by the receiving buffer state analyzing means. Receiving ATM layer buffer means; Reception cell initial detection means for detecting a reception cell initial signal from the reception cell initial setting means and generating a pulse for the reception clock to indicate a start timing of an ATM cell stored in the reception ATM layer buffer; And a distributing means for dividing the first clock to generate a second clock among the byte alignment and frame synchronization devices upon reception of the high speed data.
제1항에 있어서, 4개의 송신용 물리층 정합부와 한 개의 송신용 ATM층 정합부를 이용하여 4:1 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 집적 처리장치.2. The integrated UTOPIA integrated processing apparatus according to claim 1, wherein 4: 1 multiple access is performed by using four transmitting physical layer matching units and one transmitting ATM layer matching unit.
제1항에 있어서, 4개의 수신용 물리층 정합부와 한 개의 수신용 ATM정합부를 이용하여 4:1 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 집적 처리장치.2. The integrated UTOPIA integrated processing apparatus according to claim 1, wherein 4: 1 multiple access is performed using four receiving physical layer matching units and one receiving ATM matching unit.
제1항에 있어서, 3개의 송신용 물리층 정합부와 한 개의 송신용 ATM층 정합부를 이용하여 3:1 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 집적 처리장치.2. The integrated UTOPIA integrated processing apparatus according to claim 1, wherein 3: 1 multiple access is performed using three transmitting physical layer matching units and one transmitting ATM layer matching unit.
제1항에 있어서, 3개의 수신용 물리층 정합부와 한 개의 수신용 ATM층 정합부를 이용하여 3:1 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 집적 처리장치.2. The integrated UTOPIA integrated processing apparatus according to claim 1, wherein 3: 1 multiple access is performed using three receiving physical layer matching units and one receiving ATM layer matching unit.
제1항에 있어서, 2개의 송신용 물리층 정합부와 한 개의 ATM층 정합부를 이용하여 2:1 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 집적 처리장치.2. The integrated UTOPIA integrated processing apparatus according to claim 1, wherein 2: 1 multiple access is performed using two transmitting physical layer matching units and one ATM layer matching unit.
제1항에 있어서, 2개의 수신용 물리층 정합부와 한 개의 수신용 ATM층 정합부를 이용하여 2:1 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 집적 처리장치.2. The integrated UTOPIA integrated processing apparatus according to claim 1, wherein 2: 2 multiple accesses are performed using two receiving physical layer matching units and one receiving ATM layer matching unit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.