KR0175445B1 - UTOPIA direct processing device for multi configuration using octet unit - Google Patents

UTOPIA direct processing device for multi configuration using octet unit Download PDF

Info

Publication number
KR0175445B1
KR0175445B1 KR1019950052685A KR19950052685A KR0175445B1 KR 0175445 B1 KR0175445 B1 KR 0175445B1 KR 1019950052685 A KR1019950052685 A KR 1019950052685A KR 19950052685 A KR19950052685 A KR 19950052685A KR 0175445 B1 KR0175445 B1 KR 0175445B1
Authority
KR
South Korea
Prior art keywords
transmission
atm
receiving
physical layer
reception
Prior art date
Application number
KR1019950052685A
Other languages
Korean (ko)
Other versions
KR970056365A (en
Inventor
서정욱
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950052685A priority Critical patent/KR0175445B1/en
Publication of KR970056365A publication Critical patent/KR970056365A/en
Application granted granted Critical
Publication of KR0175445B1 publication Critical patent/KR0175445B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/28—Flow control; Congestion control in relation to timing considerations
    • H04L47/283—Flow control; Congestion control in relation to timing considerations in response to processing delays, e.g. caused by jitter or round trip time [RTT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0823—Errors, e.g. transmission errors
    • H04L43/0829—Packet loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 초고속 정보 통신망에서의 고속 정보를 처리해야 하는 물리층과 ATM층간의 다중 접속에서 ATM셀의 지연 및 손실을 줄이기 위하여 옥텟단위를 이용한 다중 구성용 UTOPIA직접 처리장치로서, 기존의 ATM셀 단위가 아닌 옥텟단위를 이용한 직접 처리 방식을 사용하므로써 ATM셀 지연의 감소 효과를얻을 수 있으며, 아울러 다른 방식에 비해 손실율이 작기 때문에 물리층과 ATM층간의 데이터 처리상의 성능이 뛰어나고, 아울러, 초고속 정보 통신망에서의 데이터 처리 속도가 4배씩 증가하는 계층구조를 이루고 있기 때문에 4개의 STM-1용 물리층을 한 개의 STM-4C(또는 STM-4)용 ATM층으로 접속하거나 4개의 STM-4C(또는 STM-4)용 물리층을 한개의 STM-16C(또는 STM-16)용 ATM층으로, 그리고 4개의 STM-16C(또는 STM-16)용 물리층을 한개의 STM-64C(또는 STM-64)용 ATM층으로 다중 접속되는 구조에서 가장 효율적인 운용과 가장 뛰어난 성능을 얻을 수 있다.The present invention is a UTOPIA direct processing apparatus for multi-configuration using octet unit to reduce delay and loss of ATM cell in multiple access between physical layer and ATM layer that need to process high speed information in high speed information communication network. By using the direct processing method using octets, the ATM cell delay can be reduced, and the loss rate is smaller than other methods, resulting in excellent data processing performance between the physical layer and the ATM layer. Since the data processing speed is hierarchical, the four layers of STM-1 can be connected to one ATM layer for one STM-4C (or STM-4) or four STM-4Cs (or STM-4). Multiple physical layers for one STM-16C (or STM-16) ATM layer and four STM-16C (or STM-16) physical layers for one STM-64C (or STM-64) ATM layer Fold In structure it is possible to obtain the most efficient operation and best performance.

Description

옥텟단위를 이용한 다중 구성용 UTOPIA 직접 처리장치UTOPIA direct processing device for multi configuration using octet unit

제1도는 본 발명에 따른 옥텟단위를 이용한 다중 구성용 UTOPIA 직접 처리장치의 기능 블럭도.1 is a functional block diagram of a UTOPIA direct processing apparatus for multiple configuration using an octet unit according to the present invention.

제2a도는 상기 제1도의 송신부에서의 4:1 접속 예시도.FIG. 2A is an example of a 4: 1 connection in the transmitter of FIG. 1. FIG.

제2b도는 상기 제1도의 수신부에서의 4:1 접속 예시도.2b is an example of a 4: 1 connection in the receiver of FIG.

제3a도는 상기 제1도의 송신부에서의 3:1 접속 예시도.3A is an example of 3: 1 connection in the transmitter of FIG.

제3b도는 상기 제1도의 수신부에서의 3:1 접속 예시도.3b is an example of 3: 1 connection at the receiver of FIG.

제4a도는 상기 제1도의 송신부에서의 2:1 접속 예시도.4A is an exemplary 2: 1 connection at the transmitter of FIG.

제4b도는 상기 제1도의 수신부에서의 2:1 접속 예시도.4b is an example of a 2: 1 connection in the receiver of FIG.

제5a도는 상기 제2a도의 송신용 물리층 정합부 #1과 송신용 물리층 정합부 #3의 송신 버퍼 상태 감지 신호(TXFULLB)들이 모두 논리적 1이 되는 경우의 타이밍도.FIG. 5A is a timing diagram when the transmission buffer state detection signals TXFULLB of the transmission physical layer matching unit # 1 and the transmission physical layer matching unit # 3 of FIG. 2A become logical ones.

제5b도는 상기 제2a도의 송신용 물리층 정합부 #1과 송신용 물리층 정합부 #2의 송신 버퍼 상태 감지 신호(TXFULLB)들이 모두 논리적 1이 되는 경우의 타이밍도.FIG. 5B is a timing diagram when the transmission buffer state detection signals TXFULLB of the transmission physical layer matching unit # 1 and the transmission physical layer matching unit # 2 of FIG. 2A are all logical 1. FIG.

제5c도는 상기 제2a도의 송신용 물리층 정합부 #1, #4의 송신버퍼 상태 감지신호(TXFULLB)들이 모두 논리적 1이 되는 경우의 타이밍도.FIG. 5C is a timing diagram when all of the transmission buffer state detection signals TXFULLB of the physical layer matching units # 1 and # 4 of FIG. 2A become logical ones.

제6a도는 상기 제2b도의 수신용 물리층 정합부 #1과 수신용 물리층 정합부 #3의 수신 버퍼 상태 감지 신호(RXEMPTB)들이 모두 논리적 1이 되는 경우의 타이밍도.FIG. 6A is a timing diagram when the reception buffer state detection signals RXEMPTB of the reception physical layer matching unit # 1 and the reception physical layer matching unit # 3 of FIG. 2B are all logical 1. FIG.

제6b도는 상기 제2b도의 수신용 물리층 정합부 #1과 수신용 물리층 정합부 #2의 수신 버퍼 상태 감지 신호(RXEMPTB)들이 모두 논리적 1이 되는 경우의 타이밍도.FIG. 6B is a timing diagram when the reception buffer state detection signals RXEMPTB of the reception physical layer matching unit # 1 and the reception physical layer matching unit # 2 of FIG. 2B are all logical 1. FIG.

제6c도는 상기 제2b도의 수신용 물리층 정합부 #1, #4의 수신 버퍼 상태 감지 신호(RXEMPTB)들이 모두 논리적 1이 되는 경우의 타이밍도.FIG. 6C is a timing diagram when the reception buffer state detection signals RXEMPTB of the reception physical layer matching units # 1 and # 4 of FIG. 2B are all logical 1. FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

2 : 송신용 물리층 정합부 3 : 송신셀 초기 검출회로2: transmitting physical layer matching unit 3: transmitting cell initial detection circuit

4 : 송신용 물리층 버퍼 5 : 송신버퍼 상태 감지회로4 transmit physical layer buffer 5 transmit buffer status detection circuit

6 : 송신용 ATM층 정합부 7 : 송신셀 초기 설정회로6: transmitting ATM layer matching unit 7: transmitting cell initial setting circuit

8 : 송신용 ATM층 버퍼 9 : 송신버퍼 상태 해석회로8: ATM layer buffer for transmission 9: Transmission buffer state analysis circuit

12 : 수신용 물리층 정합부 13 : 수신셀 초기 설정회로12: physical layer matching unit for reception 13: initial cell setting circuit

14 : 수신용 물리층 버퍼 15 : 수신버퍼 상태 감지회로14: physical layer buffer for receiving 15: receiving buffer state detection circuit

16 : 수신용 ATM층 정합부 17 : 수신셀 초기 검출회로16: receiving ATM layer matching unit 17: receiving cell initial detection circuit

18 : 수신용 ATM층 버퍼 19 : 수신버퍼 상태 해석회로18: ATM layer buffer for receiving 19: Receiving buffer state analysis circuit

본 발명은 옥텟단위를 이용한 다중 구성용 UTOPIA 직접 처리장치에 관한 것으로, 특히 초고속 정보 통신망에서의 고속 정보를 처리하는 물리층과 ATM층 간의 다중 접속에 있어서 ATM셀단위가 아닌 옥텟단위를 이용한 직접 처리 방식을 사용함으로써 상기 ATM셀의 지연 및 손실을 줄일 수 있고, 따라서 다른 방식에 비해 셀 손실율이 작기 때문에 상기 물리층과 ATM층 간의 데이터 처리의 성능이 뛰어나다.The present invention relates to a multi-configuration UTOPIA direct processing apparatus using an octet, and in particular, a direct processing method using an octet unit rather than an ATM cell in a multiple connection between a physical layer and an ATM layer for processing high-speed information in a high-speed information communication network. The delay and the loss of the ATM cell can be reduced by using the A, and thus the cell loss rate is smaller than that of other methods, so that the data processing between the physical layer and the ATM layer is excellent.

아울러, 초고속 정보 통신망에서의 데이타 처리 속도가 4배씩 증가하는 계층구조를 이루고 있기 때문에 4개의 STM-1용 물리층을 한 개의 STM-4C(또는 STM-4)용 ATM층으로 접속하거나 4개의 STM-16C(또는 STM-16)용 물리층을 한개의 STM-64C(또는 STM_64)용 ATM층으로 다중 접속되는 구조에서 가장 효율적인 운용과 가장 뛰어난 성능을 얻을 수 있는 옥텟단위를 이용한 다중 구성용 UTOPIA 직접 처리장치에 관한 것이다.In addition, since the data processing speed in the high-speed information communication network is increased by four times, four STM-1 physical layers are connected to one STM-4C (or STM-4) ATM layer, or four STM- Multi-configuration UTOPIA direct processing unit using octets to achieve the most efficient operation and the highest performance in a structure where multiple physical layers for 16C (or STM-16) are connected to one ATM layer for STM-64C (or STM_64) It is about.

일반적으로, 초고속 정보 통신망에서는 고속 정보에 대한 수요가 증가하고 있기 때문에 고속 정보처리를 위한 물리층과 ATM층간의 다중 구성이 중요한 역할을 하고 있다.In general, in the high-speed information communication network, since the demand for high-speed information is increasing, multiple configurations between the physical layer and the ATM layer for high-speed information processing play an important role.

아울러, 초고속 정보 통신망의 핵심 기술로써 사용되고 있는 ATM 기술은 ATM셀이라는 정보 단위를 데이터를 주고 받는다. 여기서, 정보 단위인 ATM셀의 지연 및 손실율은 중요한 요소가 된다.In addition, ATM technology, which is used as a core technology of a high-speed information communication network, exchanges data units called ATM cells. Here, the delay and loss rate of the ATM cell, which is an information unit, are an important factor.

이에 따라, 상기와 같은 ATM시스템에 있어서 종래에는 4개의 물리층정합부를 하나의 ATM층정합부로 접속하는데 있어서 ATM층정합부가 4개의 물리층정합부를 순서에 따라 돌아가면서 각 물리층정합부의 버퍼상태신호를 점검하여 해당 물리층정합부를 선택하는 폴링(polling) 처리 방식을 사용하여 ATM층에서 어드레스 신호를 계속 바꾸어 가면서 물리층의 버퍼상태 감지신호(송신부에서는 TXFULLB이고, 수신부에서는 RXEMPTB)를 검색하여 그 결과에 따라 데이터를 처리하였다.Accordingly, in the above ATM system, conventionally, when connecting four physical layer matching units to one ATM layer matching unit, the ATM layer matching unit rotates the four physical layer matching units in order and checks the buffer status signal of each physical layer matching unit. Using the polling process to select the physical layer matching unit, the ATM layer continuously changes the address signal, searches for the buffer state detection signal (TXFULLB in the transmitter, RXEMPTB in the receiver) and processes the data according to the result. It was.

그러나, 상기 데이터 처리에 있어서 어드레스를 이용한 클럭의 지연 때문에 매 셀마다 한 클럭씩 지연되는 문제점이 있었다.However, in the data processing, there is a problem of delaying one clock for every cell due to the delay of the clock using the address.

그리고, 상기 기존의 장치는 송수신시 ATM셀 단위(53바이트)로 데이터를 주고 받기 때문에 시스템 환경 불안에 따른 에러 요인 발생시 ATM셀단위로 데이터 손실이 발생하는 문제점이 있었다.In addition, since the conventional device transmits and receives data in an ATM cell unit (53 bytes) during transmission and reception, data loss occurs in an ATM cell unit when an error factor occurs due to unstable system environment.

또한, 초고속 정보 통신망에서 물리층과 ATM층은 UTOPIA를 통하여 많은 셀들을 주고 받기 때문에 셀당 지연 효과는 정보 처리상에서 상당한 지연 효과를 초래하는 심각한 문제점을 야기시키는 단점이 있었다.In addition, since the physical layer and the ATM layer exchange a large number of cells through UTOPIA in the high-speed information communication network, the delay effect per cell causes a serious problem that causes a significant delay effect in information processing.

아울러, 데이터를 처리하는 정보 단위를 셀단위를 이용하는 종래 기술에서는 ATM셀에 에러가 있으면 한 셀을 모두 손실로 처리해야 하는 문제점이 있었다.In addition, in the prior art using an information unit for processing data as a cell unit, there is a problem that all cells must be treated as a loss if an ATM cell has an error.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, ATM셀의 원활한 처리를 위한 다중 구성과 옥텟단위를 이용한 직접 처리 방식에 따라 ATM셀의 지연 및 손실을 줄일 수 있을 뿐만 아니라, 셀 손실율이 줄어듦에 따라 물리층과 ATM층 간의 데이터 처리상의 성능을 향상시킬 수 있는 옥텟단위를 이용한 다중 구성용 UTOPIA 직접 처리장치를 제공하는 데에 있다.An object of the present invention for solving the above problems, not only can reduce the delay and loss of the ATM cell, but also the cell loss rate is reduced according to the multiple configuration for the smooth processing of the ATM cell and the direct processing method using octets. Accordingly, an object of the present invention is to provide a UTOPIA direct processing apparatus for multiple configuration using an octet unit that can improve data processing performance between a physical layer and an ATM layer.

상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 송신 버퍼 상태 감지부로부터 오는 송신 버퍼 상태 신호(TXCLOCK)를 송신용 물리층 정합수단의 송신버퍼상태 감지부에 직접 접속되어 해석하는 송신 버퍼 상태 해석부와, 상기 송신 버퍼 상태 해석부에 의하여 해석된 결과를 토대로 송신용 ATM셀 데이터(TXD)와 송신용 인에이블 신호(TCENB) 및 송신용 어드레스 신호(TXADDR[n:0])을 상기 송신 클럭(TXCLOCK)에 의하여 출력하기 위한 송신용 ATM층 버퍼를 포함하는 하나의 송신용 ATM층 정합수단과; 상기 송신셀 초기 설정부로부터 오는 송신셀 초기 신호(TXSOC)를 검출하여 상기 송신용 물리층 버퍼에 저장되는 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 상기 송신 클럭에 의하여 생성하는 송신셀 초기 검출부와, 상기 송신용 ATM층 버퍼로부터 오는 ATM셀의 상기 송신용 인에이블 신호와 상기 송신용 어드레스에 따라서 송신용 ATM셀 데이터를 상기 송신 클럭에 의하여 저장하기 위한 송신용 물리층 버퍼와, 상기 송신용 물리층 버퍼의 상태를 나타내는 송신 버퍼 상태 신호를 상기 송신 클럭에 의하여 생성하는 송신 버퍼 상태 감지부를 포함하는 다수개의 송신용 물리층 정합수단과; 수신용 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 수신 클럭(RXCLOCK)에 의하여 생성하는 수신셀 초기 설정부와, 수신용 ATM층 버퍼로부터 오는 ATM셀의 수신용 인에이블 신호와 수신용 어드레스 신호에 따라서 수신용 ATM셀 데이터를 상기 수신 클럭에 의하여 출력하기 위한 수신용 물리층 버퍼와, 상기 수신용 물리층 버퍼의 상태를 나타내는 수신 버퍼 상태 신호를 상기 수신 클럭에 의하여 생성하는 수신 버퍼 상태 감지부를 포함하는 다수개의 수신용 물리층 정합수단과; 상기 수신 버퍼 상태 감지부로부터 오는 수신 버퍼 상태 신호를 상기 수신버퍼상태 감지부에 직접 접속되어 해석하는 수신 버퍼 상태 해석부와, 상기 수신 버퍼 상태 해석부에 의하여 해석된 결과를 토대로 수신용 물리층 버퍼의 출력인 수신용 ATM셀 데이터를 ATM셀의 수신용 인에이블 신호(TXENB)와 수신용 어드레스 신호(TXADDR[1:0]에 따라서 상기 수신 클럭에 의하여 저정하기 위한 수신용 ATM층 버퍼와, 및 상기 수신셀 초기 설정으로부터 오는 수신셀 초기 신호를 검출하여 상기 수신용 ATM층 버퍼에 저장되는 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 상기 수신 클럭에 의하여 생성하는 수신셀 초기 검출부를 포함하는 하나의 수신용 ATM층 정합수단을 포함하여 구성되는 데에 있다.A feature of the present invention for achieving the above object is a transmission buffer state analysis for directly analyzing the transmission buffer status signal TXCLOCK coming from the transmission buffer state detection unit connected to the transmission buffer state detection unit of the physical layer matching means for transmission. And a transmission ATM cell data TXD, a transmission enable signal TCENB, and a transmission address signal TXADDR [n: 0] based on the result analyzed by the transmission buffer state analyzer. One transmission ATM layer matching means including a transmission ATM layer buffer for output by (TXCLOCK); A transmission cell initial detection unit for detecting, by the transmission clock, a pulse for indicating a start timing of an ATM cell stored in the transmission physical layer buffer by detecting a transmission cell initial signal TXSOC coming from the transmission cell initial setting unit; A transmission physical layer buffer for storing transmission ATM cell data by the transmission clock in accordance with the transmission enable signal and the transmission address of the ATM cell coming from the transmission ATM layer buffer; A plurality of transmission physical layer matching means including a transmission buffer status detection section for generating a transmission buffer status signal indicating a status by said transmission clock; A receiving cell initial setting unit which generates a pulse for indicating the start timing of the receiving ATM cell by a receiving clock (RXCLOCK), and receiving enable signal and receiving address signal of the ATM cell from the receiving ATM layer buffer. Therefore, a plurality of physical buffers including a receiving physical layer buffer for outputting receiving ATM cell data by the receiving clock and a receiving buffer state detecting unit generating a receiving buffer status signal indicating the state of the receiving physical layer buffer by the receiving clock. Receiving physical layer matching means; A reception buffer status analyzer for directly receiving and analyzing a reception buffer status signal from the reception buffer status detector and a result of the reception of the physical layer buffer based on the result analyzed by the reception buffer status analyzer; A receiving ATM layer buffer for storing the output receiving ATM cell data by the receiving clock according to the receiving enable signal TXENB and the receiving address signal TXADDR [1: 0] of the ATM cell, and A number including a receiving cell initial detection unit for detecting, by the receiving clock, a pulse for indicating the start timing of an ATM cell stored in the receiving ATM layer buffer by detecting a receiving cell initial signal from the initial setting of the receiving cell; It is configured to include a credit ATM layer matching means.

이하, 첨부된 도면들을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 의한 UTOPIA 장치에서는 물리층과 ATM층 간의 구성이 단일 접속이든지 다중 접속이든지 간에 항상 ATM층에서 공급되는 클럭에 의하여 모든 동작이 수행된다.In the UTOPIA apparatus according to the present invention, whether the configuration between the physical layer and the ATM layer is a single connection or multiple connections, all operations are always performed by a clock supplied from the ATM layer.

제1도는 본 발명에 따른 UTOPIA 장치에서 사용되는 송신용 ATM층 정합과 물리층 정합 간의 구성과 수신용 ATM층 정합과 물리층 정합간의 구성을 나타내는 블럭도이다.1 is a block diagram showing a configuration between a transmission ATM layer matching and a physical layer matching and a configuration between a reception ATM layer matching and a physical layer matching used in the UTOPIA apparatus according to the present invention.

제1도에서, 송신셀 초기 설정 회로(7)는 송신 클럭(TXCLOCK)에 의해 송신용 ATM셀의 초기 타이밍을 나타내는 펄스를 생성하여 송신용 ATM층 버퍼(8)와 송신셀 초기 검출 회로(3)에 접속된다.In FIG. 1, the transmitting cell initial setting circuit 7 generates pulses indicating the initial timing of the transmitting ATM cell by means of the transmission clock TXCLOCK to transmit the ATM layer buffer 8 and the transmitting cell initial detection circuit 3. ) Is connected.

상기 송신용 ATM층 버퍼(8)는 송신 클럭(TXCLOCK)에 의해 송신용 ATM셀 데이터(TXD)와 송신용 어드레스 신호(TXADDR)와 송신용 인에이블 신호(TXENB)를 출력하여 송신용 물리층 버퍼의 송신용 ATM셀 데이터(TXD)와 송신용 어드레스 신호(TXADDR)와 송신용 인에이블 신호(TXENB)에 각각 접속된다.The transmission ATM layer buffer 8 outputs transmission ATM cell data TXD, transmission address signal TXADDR, and transmission enable signal TXENB by transmission clock TXCLOCK to transmit the transmission physical layer buffer. A transmission ATM cell data TXD, a transmission address signal TXADDR, and a transmission enable signal TXENB are respectively connected.

송신 버퍼상태 해석회로(9)는 각 입력 신호들(TXCLAV[3:0])을 해석하여 송신용 ATM셀 데이터(TXD)를 보내어야 할 송신용 물리층 정합부의 어드레스를 결정하는 신호를 생성하여 송신용 ATM층 버퍼(8)로 접속된다.The transmission buffer state analysis circuit 9 analyzes each of the input signals TXCLAV [3: 0] to generate a signal for determining the address of the physical layer matching unit for transmission to which the transmission ATM cell data TXD should be transmitted. It is connected to a credit ATM layer buffer 8.

상기 송신셀 초기 검출 회로(3)는 송신 클럭(TXCLOCK)에 의해 송신셀 초기 설정 회로(7)로부터 입력되는 송신용 ATM셀의 초기 타이밍 펄스를 송신용 물리층 버퍼(4)로 출력한다.The transmission cell initial detection circuit 3 outputs initial timing pulses of the transmission ATM cell input from the transmission cell initial setting circuit 7 to the transmission physical layer buffer 4 by the transmission clock TXCLOCK.

송신용 물리층 버퍼(4)의 송신용 어드레스 신호(TXADDR)와 송신용 인에이블 신호(TXENB)는 송신용 ATM층 버퍼(8)의 송신용 어드레스 신호(TXADDR)와 송신용 인에이블 신호(TXENB)와 접속되고, 송신용 물리층 버퍼(4)의 송신용 ATM셀 데이터(TXD)는 송신용 ATM층 버퍼(8)의 송신용 ATM셀 데이터(TXD)와 접속되어 송신 클럭(TXCLOCK)에 의해 송신용 ATM셀 데이터(TXD)를 받는다. 송신 버퍼상태 감지회로(5)는 송신용 물리층 버퍼(4)와 상태를 나타내는 신호를 생성하여 송신 버퍼상태 해석회로(9)와 접속된다.The transmission address signal TXADDR and the transmission enable signal TXENB of the transmission physical layer buffer 4 are the transmission address signal TXADDR and the transmission enable signal TXENB of the transmission ATM layer buffer 8. Is connected to the transmitting ATM cell data TXD of the transmitting physical layer buffer 4 and is connected to the transmitting ATM cell data TXD of the transmitting ATM layer buffer 8 for transmission by a transmission clock TXCLOCK. Receive ATM cell data (TXD). The transmission buffer state detection circuit 5 generates a signal indicative of the state and the physical layer buffer 4 for transmission, and is connected to the transmission buffer state analysis circuit 9.

수신셀 초기 설정 회로(13)는 수신 클럭(RXCLOCK)에 의해 수신용 ATM셀의 초기 타이밍을 나타내는 펄스를 생성하여 수신용 물리층 버퍼(14)와 수신셀 초기 검출 회로(17)와 접속된다.The receiving cell initial setting circuit 13 generates a pulse indicating the initial timing of the receiving ATM cell by the receiving clock RXCLOCK and is connected to the receiving physical layer buffer 14 and the receiving cell initial detecting circuit 17.

상기 수신용 물리층 버퍼(14)의 수신용 어드레스 신호(RXADDR)와 수신용 인에이블 신호(RXENB)는 수신용 ATM층 버퍼(18)의 수신용 어드레스 신호(RXADDR)와 수신용 인에이블 신호(RXENB)와 접속되고, 수신용 물리층 버퍼(14)의 수신용 AT셀 데이터(RXD)는 수신 클럭(RXCLOCK)에 의해 수신용 ATM층 버퍼(18)의 수신용 ATM셀 데이터(RXD)로 출력된다.The reception address signal RXADDR and the reception enable signal RXENB of the reception physical layer buffer 14 are the reception address signal RXADDR and the reception enable signal RXENB of the reception ATM layer buffer 18. ), And the AT cell data RXD for reception of the physical layer buffer 14 for reception is output as the ATM cell data RXD for the ATM layer buffer 18 by the reception clock RXCLOCK.

상기 수신 버퍼 상태 감지 회로(15)는 수신용 물리층 버퍼(14)의 상태를 나타내는 신호를 생성하여 수신 버퍼 상태 해석 회로(19)로 접속된다.The reception buffer state detection circuit 15 generates a signal representing the state of the reception physical layer buffer 14 and is connected to the reception buffer state analysis circuit 19.

상기 수신 버퍼 상태 해석 회로(19)는 각 입력 신호들(RXCLAV[3:0])을 해석하여 수신용 ATM셀 데이터(RXD)를 수신해야 할 수신용 물리층 정합부의 어드레스를 결정하는 신호를 생성하여 수신용 ATM층 버퍼(18)로 접속된다.The reception buffer state analysis circuit 19 analyzes each of the input signals RXCLAV [3: 0] and generates a signal for determining an address of a reception physical layer matching unit to receive the reception ATM cell data RXD. It is connected to a receiving ATM layer buffer 18.

상기 수신용 ATM층 버퍼(18)의 수신용 어드레스 신호(RXADDR)와 수신용 인에이블 신호(RXENB)은 수신용 물리층버퍼(14)의 수신용 어드레스 신호(RXADDR)와 수신용 인에이블 신호(RXENB)와 접속되고, 수신용 ATM층 버퍼(18)의 수신용 ATM셀 데이터(RXD)는 수신용 물리층 버퍼(14)의 수신용 ATM셀 데이터(RXD)로부터 수신 클럭(TXCLOCK)에 의해 수신용 ATM셀 데이터(RXD)를 받는다.The reception address signal RXADDR and the reception enable signal RXENB of the reception ATM layer buffer 18 are the reception address signal RXADDR and the reception enable signal RXENB of the reception physical layer buffer 14. ), The ATM cell data RXD of the ATM layer buffer 18 is received from the ATM ATM data RXD of the physical layer buffer 14 by the reception clock TXCLOCK. Receive the cell data RXD.

수신셀 초기 검출 회로(17)는 송신 클럭(RXCLOCK)에 의해 수신셀 초기 설정 회로(13)와 접속되어 수신용 ATM셀의 초기 타이밍 펄스를 수신용 ATM층 버퍼(18)로 출력한다.The receiving cell initial detection circuit 17 is connected to the receiving cell initial setting circuit 13 by the transmission clock RXCLOCK to output initial timing pulses of the receiving ATM cell to the receiving ATM layer buffer 18.

상기와 같이 4개의 물리층정합부의 버퍼상태감지회로 출력, 즉 송신의 경ㅇ TXFULLB신호를, 수신의 경우에는 RXEMPTB신호를 하나의 ATM층 정합부의 버퍼상태해석회로의 입력인 송신의 경우는 TXCLAV[3:0]신호, 수신의 경우에는 RXCLAV[3:0]신호로 직접 접속하여 해당 물리층정합부의 버퍼상태감지회로 출력이 1이 되면 송신의 경우, ATM층정합부에서 해당 물리층정합부로 데이터를 보내고, 수신의 경우 해당 물리층정합부로부터 ATM정합부로 데이터를 받는 직접 처리기술을 사용함으로써 각 물리층정합부의 데이터 송수신 상태가 준비가 완료될 때 마다 물리층정합부와 ATM층정합부가 즉시 서로 데이터를 주고 받을 수 있기 때문에 ATM셀의 송수신 지연이 감소된다.As described above, the buffer state detection circuit output of the four physical layer matching units, that is, the TXFULLB signal for transmission, and the RXEMPTB signal for reception, are TXCLAV [3] for the transmission which is the input of the buffer state analysis circuit of one ATM layer matching unit. : 0] signal, RXCLAV [3: 0] signal is used for direct connection, and the buffer state detection circuit output of the corresponding physical layer matching unit becomes 1, when transmitting, data is sent from the ATM layer matching unit to the corresponding physical layer matching unit. In case of reception, by using direct processing technology that receives data from the physical layer matching unit to the ATM matching unit, the physical layer matching unit and the ATM layer matching unit can immediately exchange data with each other whenever the data transmission and reception state of each physical layer matching unit is ready. Therefore, the transmission and reception delay of the ATM cell is reduced.

따라서, 본 발명은 송수신때 옥텟단위(2바이트)로 데이터를 주고 받기 때문에 시스템 환경불안에 따른 에러 요인 발생시에도 데이터 손실이 옥텟단위로 발생하기 때문에 에러 손실율이 기존의 방식보다 훨씬 감소되는 효과를 가진다.Therefore, since the present invention transmits and receives data in octets (2 bytes) during transmission and reception, data loss occurs in octets even when an error factor occurs due to an unstable system environment, and thus an error loss rate is much reduced than in the conventional scheme. .

다음에는, 본 발명의 실시예인 4:1 구성과 3:1 구성, 2:1 구성을 도면을 참조하여 설명한다.Next, a 4: 1 configuration, a 3: 1 configuration, and a 2: 1 configuration, which are embodiments of the present invention, will be described with reference to the drawings.

제2a도를 참조하여, 송신용 ATM층 정합부(이하, 제25송신용 ATM층 정합부라 함)(25)는 송신 클럭(TXCLOCK)에 동기되어 4개의 송신용 물리층 정합부들(이하, 제21 내지 제24송신용 물리층 정합부들이라 함)(21∼24)을 다중 접속하여 구성된다.Referring to FIG. 2A, a transmission ATM layer matching unit (hereinafter referred to as a 25th transmission ATM layer matching unit) 25 is synchronized with a transmission clock TXCLOCK and four transmission physical layer matching units (hereinafter, 21st). To 24th physical layer matching units) (21 to 24) are connected in multiple numbers.

상기 송신용 ATM층 정합부(25)의 송신셀 초기 신호(TXSOC)와 송신용 ATM셀 데이터(TXD[15:0]), 송신용 어드레스 신호(TXADDR[1:0]), 송신용 인에이블 신호(TXENB), 송신클럭(TXCLOCK)은 4개의 송신용 물리층 정합부들(21∼24)의 송신셀 초기 신호(TXSOC)와 송신용 ATM셀 데이터(TXD[5:0]), 송신용 어드레스 신호(TXADDR[1:0]), 송신용 인에이블 신호(TXENB), 송신 클럭(TXCLOCK)과 각각 접속된다.The transmission cell initial signal TXSOC, the transmission ATM cell data TXD [15: 0], the transmission address signal TXADDR [1: 0], and the transmission enable of the transmission ATM layer matching unit 25. The signal TXENB and the transmission clock TXCLOCK include the transmission cell initial signal TXSOC of the four transmission physical layer matching units 21 to 24, the transmission ATM cell data TXD [5: 0], and the transmission address signal. (TXADDR [1: 0]), the transmit enable signal TXENB, and the transmit clock TXCLOCK, respectively.

그리고, 송신용 ATM층 정합부(25)의 제1송신 버퍼 상태 신호(TXCLAV0)는 제21송신용 물리층 정합부(21)의 송신 버퍼 상태 신호(TXFULLB)에 접속되고, 송신용 ATM층 정합부(25)의 제2송신 버퍼 상태 신호(TXCLAV1)는 제22송신용 물리층 정합부(22)의 송신 버퍼 상태 신호(TXFULLB)에 접속되고, 송신용 ATM층 정합부(25)의 제3송신 버퍼 상태 신호(TCVLAV2)는 제23송신용 물리층 정합부(23)의 송신 버퍼 상태 신호(TXFULLB)에 접속되고, 송신용 ATM층 정합부(25)의 제4송신 버퍼 상태 신호(TXCLAV3)는 제24송신용 물리층 정합부(24)의 송신 버퍼 상태 신호(TXFULLB)에 접속된다.The first transmission buffer status signal TXCLAV0 of the transmission ATM layer matching section 25 is connected to the transmission buffer status signal TXFULLB of the 21st transmission physical layer matching section 21, and the transmission ATM layer matching section 25 The second transmission buffer status signal TXCLAV1 of (25) is connected to the transmission buffer status signal TXFULLB of the 22nd physical layer matching section 22, and the third transmission buffer of the ATM layer matching section 25 for transmission. The status signal TCVLAV2 is connected to the transmission buffer status signal TXFULLB of the 23rd transmission physical layer matching section 23, and the fourth transmission buffer status signal TXCLAV3 of the transmission ATM layer matching section 25 is the 24th. The transmission buffer status signal TXFULLB of the transmission physical layer matching section 24 is connected.

제2b도를 참조하여, 수신용 ATM층 정합부(이하, 제35수신용 ATM층 정합부라 함)(35)는 수신 클럭(RXCLOCK)에 동기되어 4개의 수신용 물리층 정합부들(이하, 제31내지 제34수신용 물리층 정합부들이라 함)(31∼34)을 다중 접속하여 구성된다.Referring to FIG. 2B, the reception ATM layer matching unit (hereinafter referred to as the 35th reception ATM layer matching unit) 35 is configured to synchronize four reception physical layer matching units (hereinafter, the thirty-first embodiment) in synchronization with the reception clock RXCLOCK. And the thirty-fourth reception physical layer matching units 31 to 34, respectively.

수신용 ATM층 정합부(35)의 수신셀 초기 신호(RXSOC)와 수신용 ATM셀 데이터(RXD[15:0]), 수신용 어드레스 신호(RXADDR[1:0]), 수신용 인에이블 신호(RXENB), 수신 클럭(RXCLOCK)은 4개의 수신용 물리층 정합부들(31∼34)의 수신셀 초기 신호(RXSOC)와 수신용 ATM셀 데이터(RXD[15:0]), 수신용 어드레스 신호(RXADDR[1:0]), 수신용 인에이블 신호(RXENB), 수신 클럭(RXCLOCK)과 각각 접속된다.Receive cell initial signal RXSOC, receive ATM cell data RXD [15: 0], receive address signal RXADDR [1: 0], receive enable signal of receive ATM layer matching section 35 (RXENB) and the reception clock RXCLOCK are the reception cell initial signals RXSOC of the four reception physical layer matching units 31 to 34, the reception ATM cell data RXD [15: 0], and the reception address signal ( RXADDR [1: 0]), receive enable signal RXENB, and receive clock RXCLOCK, respectively.

그리고, 수신용 ATM층 정합부(35)의 제1수신 버퍼 상태 신호(RXCLAV0)는 제31수신용 물리층 정합부(31)의 수신 버퍼 상태 신호(RXEMPTB)에 접속되고, 수신용 ATM층 정합부(35)의 제2송신 버퍼 상태 신호(RXCLAV1)는 제32수신용 물리층 정합부(32)의 수신 버퍼 상태 신호(RXEMPTB)에 접속되고, 수신용 ATM층 정합부(35)의 제3수신 버퍼 상태 신호(RXCLAV2)는 제33수신용 물리층 정합부(33)의 수신 버퍼 상태 신호(RXEMPTB)에 접속되고, 수신용 ATM층 정합부(35)의 제4수신 버퍼 상태 신호(RXCLAV3)는 제34수신용 물리층 정합부(34)의 수신버퍼 상태 신호(RXEMPTB)에 접속된다.The first reception buffer status signal RXCLAV0 of the reception ATM layer matching section 35 is connected to the reception buffer status signal RXEMPTB of the thirty-first reception physical layer matching section 31, and the reception ATM layer matching section 35 is connected. The second transmission buffer status signal RXCLAV1 of (35) is connected to the reception buffer status signal RXEMPTB of the 32nd physical layer matching section 32, and the third reception buffer of the ATM layer matching section 35 for reception. The status signal RXCLAV2 is connected to the reception buffer status signal RXEMPTB of the 33rd reception physical layer matching section 33, and the fourth reception buffer status signal RXCLAV3 of the reception ATM layer matching section 35 is the 34th. The reception buffer status signal RXEMPTB of the reception physical layer matching section 34 is connected.

제3a도를 참조하여, 송신용 ATM층 정합부(이하, 제44송신용 ATM층 정합부라 함)(44)는 송신 클럭(TXCLOCK)에 동기되어 3개의 송신용 물리층 정합부들(이하, 제41내지 제43송신용 물리층 정합부들이라 함)(41∼43)을 다중 접속하여 구성된다.Referring to FIG. 3A, the transmitting ATM layer matching unit (hereinafter referred to as the 44th transmitting ATM layer matching unit) 44 is composed of three transmitting physical layer matching units (hereinafter, referred to as 41) in synchronization with the transmission clock TXCLOCK. To 43rd physical layers matching parts (41 to 43).

송신용 ATM층 정합부(44)의 송신셀 초기 신호(TXSOC)와 송신용 ATM셀 데이터(TXD[15:0]), 송신용 어드레스 신호(TXADDR[1:0]), 송신용 인에이블 신호(TXENB), 송신 클럭(TXCLOCK)은 3개의 송신용 물리층 정합부들(41∼43)의 송신셀 초기 신호(TXSOC)와 송신용 ATM셀 데이터(TXD[15:0]), 송신용 어드레스 신호(TXADDR[1:0]), 송신용 인에이블 신호(TXENB), 송신 클럭(TXCLOCK)과 각각 접속된다.Transmission cell initial signal TXSOC of transmission ATM layer matching section 44, transmission ATM cell data TXD [15: 0], transmission address signal TXADDR [1: 0], transmission enable signal TXENB and TXCLOCK are the initial cell TXSOC of the three physical layer matching units 41-43 for transmission, the ATM cell data TXD [15: 0] for transmission, and the address signal for transmission ( TXADDR [1: 0]), a transmit enable signal TXENB, and a transmit clock TXCLOCK, respectively.

그리고, 송신용 ATM층 정합부(44)의 제1송신 버퍼 상태 신호(TXCLAV0)는 제41송신용 물리층 정합부(41)의 송신 버퍼 상태 신호(TXFUULB)에 접속되고, 송신용 ATM층 정합부(44)의 제2송신 버퍼 상태 신호(TXCLAV1)는 제42송신용 물리층 정합부(42)의 송신 버퍼 상태 신호(TXFULLB)에 접속되고, 송신용 ATM층 정합부(44)의 제3송신 버퍼 상태 신호(TXCLAV2)는 제43송신용 물리층 정합부(43)의 송신 버퍼 상태 신호(TXFULLB)에 접속된다.The first transmission buffer status signal TXCLAV0 of the transmission ATM layer matching section 44 is connected to the transmission buffer status signal TXFUULB of the 41st transmission physical layer matching section 41, and the transmission ATM layer matching section 44 The second transmission buffer status signal TXCLAV1 of (44) is connected to the transmission buffer status signal TXFULLB of the 42nd physical layer matching section 42, and the third transmission buffer of the ATM layer matching section 44 for transmission. The status signal TXCLAV2 is connected to the transmission buffer status signal TXFULLB of the 43rd physical layer matching section 43.

제3b도를 참조하여, 수신용 ATM층 정합부(이하, 제54수신용 ATM층 정합부라 함)(54)는 수신클럭(RXCLOCK)에 동기되어 3개의 수신용 물리층 정합부들(이하, 제51내지 제53수신용 물리층 정합부들이라 함)(51∼53)을 다중 접속하여 구성된다.Referring to FIG. 3B, the receiving ATM layer matching unit (hereinafter referred to as the 54th receiving ATM layer matching unit) 54 is configured to synchronize three reception physical layer matching units (hereinafter, referred to as 51). To fifty-third reception physical layer matching units) (51 to 53).

수신용 ATM층 정합부(54)의 수신셀 초기 신호(RXSOC)와 수신용 ATM셀 데이터(RXD[15:0]), 수신용 어드레스 신호(RXADDR[1:0]), 수신용 인에이블 신호(RXENB), 수신 클럭(RXCLOCK)은 3개의 수신용 물리층 정합부들(51∼53)의 수신셀 초기 신호(RXSOC)와 수신용 ATM셀 데이터(RXD[15:0]), 수신용 어드레스 신호(RXADDR[1:0]), 수신용 인에이블 신호(RXENB), 수신 클럭(RXCLOCK)과 각각 접속된다.Receiving cell initial signal RXSOC, receiving ATM cell data RXD [15: 0], receiving address signal RXADDR [1: 0], receiving enable signal of receiving ATM layer matching unit 54 (RXENB) and the reception clock RXCLOCK are the reception cell initial signal RXSOC of the three reception physical layer matching units 51 to 53, the reception ATM cell data RXD [15: 0], and the reception address signal ( RXADDR [1: 0]), receive enable signal RXENB, and receive clock RXCLOCK, respectively.

그리고, 수신용 ATM층 정합부(54)의 제1수신 버퍼 상태 신호(RXCLAV0)는 제51수신용 물리층 정합부(51)의 수신 버퍼 상태 신호(RXEMPTB)에 접속되고, 수신용 ATM층 정합부(54)의 제2송신 버퍼 상태 신호(RXCLAV1)는 제52수신용 물리층 정합부(52)의 수신 버퍼 상태 신호(RXEMPTB)에 접속되고, 수신용 ATM층 정합부(54)의 제3수신 버퍼 상태 신호(RXCLAV2)는 제53수신용 물리층 정합부(53)의 수신 버퍼 상태 신호(RXEMPTB)에 접속된다.The first reception buffer status signal RXCLAV0 of the reception ATM layer matching section 54 is connected to the reception buffer status signal RXEMPTB of the 51st reception physical layer matching section 51, and the reception ATM layer matching section 54 is connected. The second transmission buffer status signal RXCLAV1 of 54 is connected to the reception buffer status signal RXEMPTB of the 52nd physical layer matching section 52, and the third reception buffer of the reception ATM layer matching section 54 is connected. The status signal RXCLAV2 is connected to the reception buffer status signal RXEMPTB of the 53rd physical layer matching section 53.

제4a도를 참조하여, 송신용 ATM층 정합부(이하, 제64송신용 ATM층 정합부라 함)(64)는 송신 클럭(TXCLOCK)에 동기되어 2개의 송신용 물리층 정합부들(이하, 제61내지 제62송신용 물리층 정합부들이라 함)(61, 62)을 다중 접속하여 구성된다.Referring to FIG. 4A, the transmitting ATM layer matching unit (hereinafter referred to as the 64th transmitting ATM layer matching unit) 64 is configured to transmit two physical layer matching units (hereinafter, referred to as '61') in synchronization with the transmission clock TXCLOCK. And the sixty-second transmission physical layer matching units) (61, 62).

송신용 ATM층 정합부(63)의 송신셀 초기 신호(TXSOC)와 송신용 ATM셀 데이터(TXD[15:0]), 송신용 어드레스 신호(TXADDR[1:0]), 송신용 인에이블 신호(TXENB), 송신 클럭(TXCLOCK)은 2개의 송신용 물리층 정합부들(61, 62)의 송신셀 초기 신호(TXSOC)와 송신용 ATM셀 데이터(TXD[15:0]), 송신용 어드레스 신호(TXADDR[1:0]), 송신용 인에이블 신호(TXENB), 송신 클럭(TXCLOCK)과 각각 접속된다.Transmission cell initial signal TXSOC of transmission ATM layer matching section 63, transmission ATM cell data TXD [15: 0], transmission address signal TXADDR [1: 0], transmission enable signal (TXENB), the transmission clock TXCLOCK is a transmission cell initial signal TXSOC of two transmission physical layer matching units 61 and 62, transmission ATM cell data TXD [15: 0], transmission address signal ( TXADDR [1: 0]), a transmit enable signal TXENB, and a transmit clock TXCLOCK, respectively.

그리고, 송신용 ATM층 정합부(63)의 제1송신 버퍼 상태 신호(TXCLAV0)는 제61송신용 물리층 정합부(61)의 송신 버퍼 상태 신호(TXFULLB)에 접속되고, 송신용 ATM층 정합부(63)의 제2송신 버퍼 상태 신호(TXCLAV1)는 제62송신용 물리층 정합부(62)의 송신 버퍼 상태 신호(TXFULL)에 접속된다.The first transmission buffer status signal TXCLAV0 of the transmission ATM layer matching section 63 is connected to the transmission buffer status signal TXFULLB of the 61st transmission physical layer matching section 61, and the transmission ATM layer matching section 63 The second transmission buffer status signal TXCLAV1 of (63) is connected to the transmission buffer status signal TXFULL of the 62nd physical layer matching unit 62 for transmission.

제4b도를 참조하여, 수신용 ATM층 정합부(이하, 제73수신용 ATM층 정합부라 함)(73)는 수신 클럭(RXCLOCK)에 동기되어 2개의 수신용 물리층 정합부들(이하, 제71내지 제72수신용 물리층 정합부들이라 함)(71, 72)을 다중 접속하여 구성된다.Referring to FIG. 4B, the receiving ATM layer matching unit (hereinafter referred to as the 73rd receiving ATM layer matching unit) 73 is two receiving physical layer matching units (hereinafter, referred to as 71) in synchronization with the receiving clock RXCLOCK. To 72th physical layer matching units (71 to 72).

수신용 ATM층 정합부(73)의 수신셀 초기 신호(RXSOC)와 수신용 ATM셀 데이터(RXD[15:0]), 수신용 어드레스 신호(RXADDR[1:0]), 수신용 인에이블 신호(RXENB), 수신 클럭(RXCLOCK)은 2개의 수신용 물리층 정합부들(71, 72)의 수신셀 초기 신호(RXSOC)와 수신용 ATM셀 데이터(RXD[15:0]), 수신용 어드레스 신호(RXADDR[1:0]), 수신용 인에이블 신호(RXENB), 수신 클럭(RXCLOCK)과 각각 접속된다.Receiving cell initial signal RXSOC, receiving ATM cell data RXD [15: 0], receiving address signal RXADDR [1: 0], receiving enable signal of receiving ATM layer matching unit 73 (RXENB), the reception clock RXCLOCK is a reception cell initial signal RXSOC of two reception physical layer matching units 71 and 72, a reception ATM cell data RXD [15: 0], and a reception address signal ( RXADDR [1: 0]), receive enable signal RXENB, and receive clock RXCLOCK, respectively.

그리고, 수신용 ATM층 정합부(73)의 제1수신 버퍼 상 신호(RXCLAV0)는 제71수신용 물리층 정합부(71)의 수신 버퍼 상태 신호(RXEMPTB)에 접속되고, 수신용 ATM층 정합부(73)의 제2송신 버퍼 상태 신호(RXCLAV1)는 제72수신용 물리층 정합부(72)의 수신 버퍼 상태 신호(RXEMPTB)에 접속된다.The first reception buffer phase signal RXCLAV0 of the reception ATM layer matching unit 73 is connected to the reception buffer status signal RXEMPTB of the 71st reception physical layer matching unit 71, and the reception ATM layer matching unit 73 is connected. The second transmission buffer status signal RXCLAV1 of 73 is connected to the reception buffer status signal RXEMPTB of the 72nd physical layer matching section 72.

다음에는 이상과 같이 구성되는 본 발명의 실시예의 동작 및 효과를 설명한다.Next, the operation and effect of the embodiment of the present invention configured as described above will be described.

제2a도 및 제5a도를 참조하여, 제21내지 제24송신용 물리층 정합부들(21∼24)의 송신 버퍼 상태 감지 신호(TXFULLB)들이 모두 논리적 0이 되면 제21내지 제24송신용 물리층 정합부들(21∼24)과 제25송신용 ATM층 정합부(25)사이에는 데이터 전송이 이루어지지 않는다.Referring to FIGS. 2A and 5A, when all of the transmission buffer status detection signals TXFULLB of the 21st to 24th transmission physical layer matching units 21 to 24 are logical 0, the 21st to 24th transmission physical layer matching is performed. No data transmission is made between the parts 21 to 24 and the 25th ATM layer matching unit 25.

그러다, 제25송신용 ATM층 정합부(25)의 송신용 어드레스 신호(TXADDR)가 제23송신용 물리층 정합부(23)를 어드레싱하고 있을 때, 제21송신용 물리층 정합부(21)와 제23송신용 물리층 정합부(23)의 송신 버퍼 상태 감지 신호(TXFULLB)가 모두 논리적 1이 되고, 나머지 제22송신용 물리층 정합부(22)와 제24송신용 물리층 정합부(24)의 송신 버퍼 상태 감지 신호(TXFULLB)가 모두 논리적 0이 되면, 제25송신용 ATM층 정합부(25)의 송신용 어드레스 신호(TXADDR)는 제21송신용 물리층 정합부(21)를 어드레싱하게 되고, 그때 송신용 인에이블 신호(TXENB)는 논리적 0이 되고, 송신셀 초기 신호(TXSOC)는 논리적 1이 된다.When the transmission address signal TXADDR of the 25th transmission ATM layer matching section 25 is addressing the 23rd transmission physical layer matching section 23, the 21st transmission physical layer matching section 21 and the 1st The transmission buffer state detection signal TXFULLB of the 23rd physical layer matching unit 23 becomes logical 1, and the transmission buffers of the remaining 22nd physical layer matching unit 22 and the 24th physical layer matching unit 24 are When all of the state detection signals TXFULLB become logical 0, the transmission address signal TXADDR of the 25th transmission ATM layer matching section 25 addresses the 21st transmission physical layer matching section 21, and then the transmission The credit enable signal TXENB becomes logical 0, and the transmit cell initial signal TXSOC becomes logical 1.

이때부터 제25송신용 ATM층 정합부(25)는 53개의 바이트로 이루어진 ATM셀을 옥텟단위로 송신용 물리층 정합부(21)로 보낸다.From this point on, the twenty-fifth ATM layer matching unit 25 sends an ATM cell composed of 53 bytes to the transmitter physical layer matching unit 21 in octet units.

제2a도 및 제5b도를 참조하여, 제25송신용 ATM층 정합부(25)의 송신용 어드레스 신호(TXADDR)가 제21송신용 물리층 정합부(21)를 어드레싱하고 있을 때, 제21송신용 물리층 정합부(21)와 제22송신용 물리층 정합부(22)의 송신 버퍼 상태 감지 신호(TXFULLB)가 모두 논리적 1이 되고, 나머지 제23송신용 물리층 정합부(23)와 제24송신용 물리층 정합부(24)의 송신 버퍼 상태 감지 신호들(TXFULLB)이 논리적 0이 되면, 제25송신용 ATM층 정합부(25)의 송신용 어드레스 신호(TXADDR)는 제22송신용 물리층 정합부(22)를 어드레싱하게 되고, 그때 송신용 인에이블 신호(TXENB)는 논리적 0이 되고, 송신셀 초기 신호(TXSOC)는 논리적 1이 된다.Referring to FIGS. 2A and 5B, when the transmission address signal TXADDR of the 25th transmission ATM layer matching unit 25 is addressing the 21st transmission physical layer matching unit 21, the 21st transmission Both the transmission buffer status detection signal TXFULLB of the trusted physical layer matching unit 21 and the 22nd physical layer matching unit 22 becomes logical 1, and the remaining 23rd physical layer matching unit 23 and the 24th transmission unit are used. When the transmission buffer state detection signals TXFULLB of the physical layer matching unit 24 become logical 0, the transmission address signal TXADDR of the 25th transmission ATM layer matching unit 25 is the 22nd physical layer matching unit ( 22), the transmit enable signal TXENB becomes logical 0, and the transmit cell initial signal TXSOC becomes logical 1.

이때부터 송신용 ATM셀 데이터(TXD)는 53개의 바이트로 이루어진 ATM셀을 옥텟단위로 송신용 물리층 정합부(22)로 보낸다.At this point, the ATM cell data TXD for transmission transmits an ATM cell composed of 53 bytes to the transmission physical layer matching unit 22 in octet units.

제2a도 및 제5c도를 참조하여, 제25송신용 ATM층 정합부(25)의 송신용 어드레스 신호(TXADDR)가 제24송신용 물리층 정합부(24)를 어드레싱하고 있을 때, 제21송신용 물리층 정합부(21)와 제22송신용 물리층 정합부(22), 제23송신용 물리층 정합부(23), 제24송신용 물리층 정합부(24)의 송신 버퍼 상태 감지 신호(TXFULLB)가 모두 논리적 1이 되면, 제25송신용 ATM층 정합부(25)의 송신용 어드레스 신호(TXADDR)는 제21송신용 물리층 정합부(21)를 어드레싱하게 되고, 그때 송신용 인에이블 신호(TXENB)는 논리적 0이 되고, 송신셀 초기신호(TXSOC)는 논리적 1이 된다.Referring to FIGS. 2A and 5C, when the transmission address signal TXADDR of the 25th transmission ATM layer matching section 25 is addressing the 24th transmission physical layer matching section 24, the 21st transmission The transmission buffer state detection signal TXFULLB of the credit physical layer matching unit 21, the 22nd transmission physical layer matching unit 22, the 23rd transmission physical layer matching unit 23, and the 24th transmission physical layer matching unit 24 is When all are logical 1, the transmission address signal TXADDR of the 25th transmission ATM layer matching section 25 addresses the 21st transmission physical layer matching section 21, and at that time, the transmission enable signal TXENB. Becomes logical 0, and the transmission cell initial signal TXSOC becomes logical 1.

이때부터 송신용 ATM셀 데이터(TXD)는 53개의 바이트로 이루어진 ATM셀을 옥텟단외로 송신용 물리층 정합부(21)로 보낸다.At this point, the ATM cell data TXD for transmission transmits an ATM cell consisting of 53 bytes to the physical layer matching unit 21 for transmission out of an octet.

상기와 같이 송신부의 세부 동작설명을 보면, 먼저 송신용 ATM정합부의 송신버퍼상태감지회로는 4개의 송신용 물리층정합부의 송신버퍼상태 감지회로의 출력신호 TXFULLB인 4개의 TXCLAV[3:0]신호들 중 가장 먼지 1이 되는 신호를 감지한다.Referring to the detailed operation description of the transmitter as described above, first, the transmission buffer state detection circuit of the transmitting ATM matching unit has four TXCLAV [3: 0] signals which are output signals TXFULLB of the transmission buffer state detection circuit of the four transmitting physical layer matching units. It detects the signal which is the most dust 1 of them.

만일에 TXCLAV[3:0]신호들중 여러개가 동시에 1이 되는 경우에는 TXCLAV[0], TXCLAV[1], TXCLAV[2], TXCLAV[3]순으로 선택된다.If several of the TXCLAV [3: 0] signals become 1 at the same time, TXCLAV [0], TXCLAV [1], TXCLAV [2], and TXCLAV [3] are selected in this order.

그러면, 송신용 ATM정합부는 TXADDR[1:0]신호를 이용하여 해당 물리층정합부를 선택한다.Then, the transmitting ATM matching unit selects the corresponding physical layer matching unit using the TXADDR [1: 0] signal.

해당 물리층정합부가 선택되면 송신용 ATM정합부는 ATM셀 시작시간을 나타내는 TSOC신호, 옥텟단위(2바이트)의 송신 데이터인 TXD[15:0]신호, 데이터 인에이블신호인 TXENB신호, 송신클럭인 TXCLOCK를 해당 물리층정합부로 보낸다.When the corresponding physical layer matching unit is selected, the transmitting ATM matching unit includes a TSOC signal indicating the ATM cell start time, a TXD [15: 0] signal in octet units (2 bytes), a TXENB signal in a data enable signal, and TXCLOCK in a transmission clock. Is sent to the corresponding physical layer matching unit.

상기 물리층정합부는 송신셀검출회로를 이용하여 TXSOC신호로부터 ATM셀 시작점을 찾은 다음 2바이트의 옥텟단위로 송신 데이터인 TXD[15:0]신호, 데이터 인에이블신호인 TXENB신호, 송신클럭인 TXCLOCK를 이용하여 송신용 버퍼에 2바이트의 옥텟단위로 데이터를 저정한다.The physical layer matching unit finds an ATM cell starting point from a TXSOC signal using a transmission cell detection circuit, and then transmits TXD [15: 0] signals, TXENB signals, data enable signals, and TXCLOCK, which are data enable signals, in octet units of 2 bytes. Data is stored in a two-byte octet unit in the transmission buffer.

제2b도 제6a도를 참조하여, 제31 내지 제34수신용 물리층 정합부들(31∼34)의 수신 버퍼 상태 감지 신호(RXEMPTB)들이 모두 논리적 0이 되면 제31 내지 제34수신용 물리층 정합부들(31∼34)과 제35송신용 ATM층 정합부(35)사이에는 데이터 전송이 이루어지지 않는다.2B and 6A, when all of the reception buffer state detection signals RXEMPTB of the 31st to 34th physical layer matching units 31 to 34 become logical 0s, the 31st to 34th physical layer matching units There is no data transmission between 31 to 34 and the 35th ATM layer matching unit 35.

그러다, 제35수신용 ATM층 정합부(35)의 수신용 어드레스 신호(RXADDR)가 제33수신용 물리층 정합부(33)를 어드레싱하고 있을 때, 제31수신용 물리층 정합부(31)와 제33수신용 물리층 정합부(33)의 수신 버퍼 상태 감지 신호(RXEMPTB)가 모두 논리적 1이 되고, 나머지 제32수신용 물리층 정합부(32)와 제34수신용 물리층 정합부(34)의 수신 버퍼 상태 감지 신호(RXEMPTB)가 모두 논리적 0이 되면, 제35수신용 ATM층 정합부(35)의 수신용 어드레스 신호(RXADDR)는 제31수신용 물리층 정합부(31)를 어드레싱하게 되고, 그때 수신용 인에이블 신호(RXENB)는 논리적 0이 된다.Then, when the reception address signal RXADDR of the 35th reception ATM layer matching section 35 is addressing the 33rd reception physical layer matching section 33, the 31st reception physical layer matching section 31 and the 1st The reception buffer state detection signals RXEMPTB of the 33 reception physical layer matching unit 33 are all logical 1, and the reception buffers of the remaining 32nd reception physical layer matching unit 32 and the 34th reception physical layer matching unit 34 are logical. When all of the state detection signals RXEMPTB become logical zeros, the reception address signal RXADDR of the 35th reception ATM layer matching unit 35 addresses the 31st reception physical layer matching unit 31, and then the number The credit enable signal RXENB is logical zero.

제31수신용 물리층 정합부(31)는 수신용 인에이블 신호(RXENB)가 논리적 0이 된 다음 클럭에서 수신셀 초기 신호(RXSOC)가 논리적 1이 되도록 하고 이때부터 제31수신용 물리층 정합부(31)는 53개의 바이트로 이루어진 ATM셀을 옥텟단위로 제35수신용 ATM층 정합부(35)로 보낸다.The thirty-first reception physical layer matching unit 31 sets the reception cell initial signal RXSOC to be logical one at the next clock after the reception enable signal RXENB becomes logical zero, and from this time on, the thirty-first reception physical layer matching unit 31 transmits an 53-byte ATM cell to the 35th receiving ATM layer matching unit 35 in octet units.

제2b도 및 제6b도를 참조하여, 제35수신용 ATM층 정합부(35)의 수신용 어드레스 신호(RXADDR)가 제31수신용 물리층 정합부(31)를 어드레싱하고 있을 때, 제31수신용 물리층 정합부(31)와 제32수신용 물리층 정합부(32)의 수신 버퍼 상태 감지 신호(RXEMPTB)가 모두 논리적 1이 되고, 나머지 제33수신용 물리층 정합부(33)와 제34수신용 물리층 정합부(34)의 수신 버퍼 상태 감지 신호(RXEMPTB)가 모두 논리적 0이 되면, 제35송신용 ATM층 정합부(35)의 수신용 어드레스 신호(RXADDR)는 제32수신용 물리층 정합부(32)를 어드레싱하게 되고, 그때 수신용 인에이블 신호(RXENB)는 논리적 0이 된다.Referring to FIGS. 2B and 6B, when the reception address signal RXADDR of the 35th reception ATM layer matching unit 35 is addressing the 31st reception physical layer matching unit 31, the 31st number is used. The received buffer state detection signal RXEMPTB of the trusted physical layer matching unit 31 and the 32nd receiving physical layer matching unit 32 becomes logical 1, and the remaining 33rd receiving physical layer matching unit 33 and the 34th receiving unit When the reception buffer status detection signals RXEMPTB of the physical layer matching unit 34 are all logical 0, the reception address signal RXADDR of the 35th transmission ATM layer matching unit 35 is the 32nd physical layer matching unit ( 32), then the receive enable signal RXENB is logical zero.

제32수신용 물리층 정합부(32)는 수신용 인에이블 신호(RXENB)가 논리적 0이 된 다음 클럭에서 수신셀 초기 신호(RXSOC)가 논리적 1이 되도록 하고 이때부터 제32수신용 물리층 정합부(32)는 53개의 바이트로 이루어진 ATM셀을 옥텟단위로 제35수신용 ATM층 정합부(35)로 보낸다.The thirty-second reception physical layer matching unit 32 sets the reception cell initial signal RXSOC to be logical one at the next clock after the reception enable signal RXENB becomes logical zero, and from this time on, the thirty-second reception physical layer matching unit ( 32 transmits the 53-byte ATM cell to the 35th receiving ATM layer matching unit 35 in octet units.

제2b도 및 제6c도를 참조하여, 제35수신용 ATM층 정합부(35)의 수신용 어드레스 신호(RXADDR)가 제34수신용 물리층 정합부(34)를 어드레싱하고 있을 때, 제31수신용 물리층 정합부(31)와 제32수신용 물리층 정합부(32), 제33수신용 물리층 정합부(33), 제34수신용 물리층 정합부(34)의 수신 버퍼 상태 감지 신호(RXEMPTB)가 모두 논리적 1이 되면, 제35송신용 ATM층 정합부(35)의 수신용 어드레스 신호(RXADDR)는 제31수신용 물리층 정합부(31)를 어드레싱하게 되고, 그때 수신용 인에이블 신호(RXENB)는 논리적 0이 된다.Referring to FIGS. 2B and 6C, when the reception address signal RXADDR of the 35th reception ATM layer matching section 35 is addressing the 34th reception physical layer matching section 34, the 31st number is used. The reception buffer state detection signal RXEMPTB of the credit physical layer matching unit 31, the 32nd receiving physical layer matching unit 32, the 33rd receiving physical layer matching unit 33, and the 34th receiving physical layer matching unit 34 is When all are logical 1, the reception address signal RXADDR of the 35th transmission ATM layer matching unit 35 addresses the 31st reception physical layer matching unit 31, and at that time, the reception enable signal RXENB. Is logical zero.

제31수신용 물리층 정합부(31)는 수신용 인에이블 신호(RXENB)가 논리적 0이 된 다음 클럭에서 수신셀 초기 신호(RXSOC)가 논리적 1이 되도록 하고 이때부터 제31수신용 물리층 정합부(31)는 53개의 바이트로 이루어진 ATM셀을 옥텟단위로 제35수신용 ATM 정합부(35)로 보낸다.The thirty-first reception physical layer matching unit 31 sets the reception cell initial signal RXSOC to be logical one at the next clock after the reception enable signal RXENB becomes logical zero, and from this time on, the thirty-first reception physical layer matching unit 31) transmits an ATM cell of 53 bytes to the 35th receiving ATM matching unit 35 in octet units.

상기 언급한 바와같이 수신용 ATM정합부의 수신버퍼상태해석회로는 4개의 수신용 물리층정합부의 수신버퍼상태 감지회로의 출력신호 RXEMPTB인 4개의 RXCLAV[3:0]신호들중 가장 먼저 1이 되는 신호를 감지한다.As mentioned above, the receiving buffer state analysis circuit of the receiving ATM matching unit is the first signal among the four RXCLAV [3: 0] signals, which are the output signals RXEMPTB of the receiving buffer state detecting circuit of the four receiving physical layer matching units. Detect it.

만일에 RXCLAV[3:0]신호들중 여러개가 동시에 1이 되는 경우에는 RXCLAV[0], RXCLAV[1], RXCLAV[2], RXCLAV[3]순으로 선택된다.If several of the RXCLAV [3: 0] signals become 1 simultaneously, RXCLAV [0], RXCLAV [1], RXCLAV [2], and RXCLAV [3] are selected in this order.

그러면, 수신용 ATM정합부는 RXADDR[1:0]신호를 이용하여 해당 물리층정합부를 선택하고 데이터 인에이블신호인 RXENB신호와 수신클럭인 RXCLOCK를 해당 물리층정합부로 보낸다.Then, the receiving ATM matching unit selects the corresponding physical layer matching unit using the RXADDR [1: 0] signal, and sends the RXENB signal, which is a data enable signal, and the RXCLOCK, which is a receiving clock, to the corresponding physical layer matching unit.

상기 데이터 인에이블신호인 RXENB신호와 수신클럭인 RXCLOCK를 수신한 해당 물리층정합부는 데이터 인에이블신호인 RXENB신호와 수신클럭인 RXCLOCK에 따라 ATM셀 시작시간을 나타내는 RSOC신호와 2바이트의 옥텟단위 수신 데이터인 RXD[15:0]신호를 ATM층정합부로 보낸다.The physical layer matching unit that receives the RXENB signal, which is the data enable signal, and the RXCLOCK, which is the reception clock, receives an RSOC signal indicating an ATM cell start time and 2 bytes of octet unit received data according to the RXENB signal, which is a data enable signal, and RXCLOCK, which is a reception clock. RXD [15: 0] is sent to the ATM layer matching unit.

상기 ATM정합부는 수신셀초기검출회로를 이용하여 RXSOC신호로부터 ATM셀 시작점을 찾은 다음 2바이트 옥텟단위의 수신 데이터인 RXD[15:0]데이터를 수신용 ATM층버퍼에 2바이트의 옥텟단위로 데이터를 저장한다.The ATM matching unit finds an ATM cell starting point from an RXSOC signal using a reception cell initial detection circuit, and then receives RXD [15: 0] data, which is received data in 2-byte octets, in 2-byte octets in a receiving ATM layer buffer. Save it.

본 발명은 상기와 같이 옥텟단위를 이용한 데이터를 전송하고 물리층정합부와 ATM층정합부간의 접속을 직접처리방식으로 접속함으로써 ATM셀단위로 데이터를 전송하고 폴링방식에 따는 접속방식을 사용하는 기존의 UTOPIA장치에 비하여 데이터 지연 및 데이터 에러 손실율이 훨씬 감소된다.The present invention transmits data using an octet unit as described above, and connects a connection between a physical layer matching unit and an ATM layer matching unit in a direct processing manner to transmit data in units of ATM cells and to use an access method according to a polling method. Compared to UTOPIA devices, the data delay and data error loss rate are much reduced.

이상과 같이, 바람직한 실시예를 통하여 설명된 본 발명에 따르면, ATM셀에 대한 지연 효과를 줄일 수 있으며, 아울러 셀 손실율을 줄이므로써 물리층과 ATM층간의 데이터 처리상의 성능을 향상시킬 수 있다.As described above, according to the present invention described through the preferred embodiment, the delay effect on the ATM cell can be reduced, and the performance of data processing between the physical layer and the ATM layer can be improved by reducing the cell loss rate.

Claims (7)

송신용 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 송신 클럭에 의하여 생성하는 송신셀 초기 설정부와, 송신 버퍼 상태 감지부로부터 오는 송신 버퍼 상태 신호를 송신용 물리층 정합수단의 송신버퍼상태 감지부에 직접 접속되어 해석하는 송신 버퍼 상태 해석부와, 및 상기 송신 버퍼 상태 해석부에 의하여 해석된 결과를 토대로 송신용 ATM셀 데이터와 송신용 인에이블 신호 및 송신용 어드레스 신호를 상기 송신 클럭에 의하여 출력하기 위한 송신용 ATM층 버퍼를 포함하는 하나의 송신용 ATM층 정합수단과; 상기 송신셀 초기 설정부로부터 오는 송신셀 초기 신호를 검출하여 상기 송신용 물리층 버퍼에 저장되는 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 상기 송신 클럭에 의하여 생성하는 송신셀 초기 검출부와, 상기 송신용 ATM층 버퍼로부터 오는 ATM셀의 상기 송신용 인에이블 신호와, 상기 송신용 어드레스에 따라서 송신용 ATM셀 데이터를 상기 송신 클럭에 의하여 저정하기 위한 송신용 물리층 버퍼와, 및 상기 송신용 물리층 버퍼의 상태를 나타내는 송신 버퍼 상태 신호를 상기 송신 클럭에 의하여 생성하는 송신 버퍼 상태 감지부를 포함하는 다수개의 송신용 물리층 정합수단과; 수신용 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 수신 클럭에 의하여 생성하는 수신셀 초기 설정부와, 수신용 ATM층 버퍼로부터 오는 ATM셀의 수신용 인에이블 신호와, 수신용 어드레스 신호에 따라서 수신용 ATM셀 데이터를 상기 수신 클럭에 의하여 출력하기 위한 수신용 물리층 버퍼와, 상기 수신용 물리층 버퍼의 상태를 나타내는 수신 버퍼 상태 신호를 상기 수신 클럭에 의하여 생성하는 수신 버퍼 상태 감지부를 포함하는 다수개의 수신용 물리층 정합수단과; 상기 수신 버퍼 상태 감지부로 부터 오는 수신 버퍼 상태 신호를 상기 수신버퍼상태 감지부에 직접 접속되어 해석하는 수신 버퍼 상태 해석부와, 상기 수신 버퍼 상태 해석부에 의하여 해석된 결과를 토대로 수신용 물리층 버퍼의 출력인 수신용 ATM셀 데이터를 ATM셀의 수신용 인에이블 신호와 수신용 어드레스 신호에 따라서 상기 수신 클럭에 의하여 저장하기 위한 수신용 ATM층 버퍼와, 및 상기 수신셀 초기 설정부로부터 오는 수신셀 초기 신호를 검출하여 상기 수신용 ATM층 버퍼에 저장되는 ATM셀의 시작 타이밍을 나타내기 위한 펄스를 상기 수신 클럭에 의하여 생성하는 수신셀 초기 검출부를 포함하는 하나의 수신용 ATM층 정합수단으로 구성되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 직접 처리장치.A transmission cell initial setting unit for generating a pulse for indicating the start timing of a transmission ATM cell by a transmission clock, and transmitting a transmission buffer status signal from the transmission buffer status detection unit to the transmission buffer status detection unit of the physical layer matching means for transmission. Outputting the transmission ATM cell data, the transmission enable signal, and the transmission address signal by the transmission clock based on the transmission buffer state analysis unit which is directly connected and analyzed, and the result analyzed by the transmission buffer state analysis unit. One transmission ATM layer matching means including a transmission ATM layer buffer for the transmission; A transmission cell initial detection unit for detecting a transmission cell initial signal from the transmission cell initial setting unit and generating a pulse for indicating a start timing of an ATM cell stored in the transmission physical layer buffer by the transmission clock; A state of the transmit physical layer buffer for storing, according to the transmission address, the transmission enable signal of the ATM cell from the ATM layer buffer, the transmission ATM cell data according to the transmission address, and the transmission physical layer buffer; A plurality of physical layer matching means for transmission comprising a transmission buffer status detection section for generating a transmission buffer status signal by said transmission clock; According to the receiving cell initial setting unit which generates a pulse for indicating the start timing of the receiving ATM cell by the receiving clock, the receiving enable signal of the ATM cell coming from the receiving ATM layer buffer, and the receiving address signal. A plurality of numbers including a reception physical layer buffer for outputting credit ATM cell data by the reception clock, and a reception buffer status detection section for generating a reception buffer status signal representing the state of the reception physical layer buffer by the reception clock; Credit physical layer matching means; A reception buffer status analyzer for directly receiving and analyzing a reception buffer status signal from the reception buffer status detector and a result of the reception of the physical layer buffer based on the result analyzed by the reception buffer status analyzer; A receiving ATM layer buffer for storing the output receiving ATM cell data by the receiving clock according to the receiving enable signal and the receiving address signal of the ATM cell, and a receiving cell initial source from the receiving cell initial setting unit. And a receiving ATM layer matching means including a receiving cell initial detection unit for detecting a signal and generating a pulse for indicating the start timing of the ATM cell stored in the receiving ATM layer buffer by the receiving clock. Direct processing device for multiple UTOPIA using the octet unit. 제1항에 있어서, 상기 송신용 물리층 정합수단과 상기 송신용 ATM층 정합수단은 4:1로 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 직접 처리장치.The apparatus of claim 1, wherein the transmitting physical layer matching means and the transmitting ATM layer matching means are multiplexed at 4: 1. 제1항에 있어서, 상기 수신용 물리층 정합수단과 상기 수신용 ATM층 정합수단은 4:1로 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 직접 처리장치.The direct processing apparatus of claim 1, wherein the receiving physical layer matching means and the receiving ATM layer matching means are multiplexed 4: 1. 제1항에 있어서, 상기 송신용 물리층 정합수단과 상기 송신용 ATM층 정합수단은 3:1로 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 직접 처리장치.2. The apparatus of claim 1, wherein the transmitting physical layer matching means and the transmitting ATM layer matching means are multiplexed 3: 3. 제1항에 있어서, 상기 수신용 물리층 정합수단과 상기 수신용 ATM층 정합수단은 3:1로 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 직접 처리장치.The apparatus of claim 1, wherein the receiving physical layer matching means and the receiving ATM layer matching means are multiplexed 3: 3. 제1항에 있어서, 상기 송신용 물리층 정합수단과 상기 송신용 ATM층 정합수단은 2:1로 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 직접 처리장치.The apparatus of claim 1, wherein the transmitting physical layer matching means and the transmitting ATM layer matching means are multiplexed 2: 2. 제1항에 있어서, 상기 수신용 물리층 정합수단과 상기 수신용 ATM층 정합수단은 2:1로 다중 접속되는 것을 특징으로 하는 옥텟단위를 이용한 다중 UTOPIA용 직접 처리장치.2. The apparatus of claim 1, wherein the receiving physical layer matching means and the receiving ATM layer matching means are multiplexed in a 2: 1 manner.
KR1019950052685A 1995-12-20 1995-12-20 UTOPIA direct processing device for multi configuration using octet unit KR0175445B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052685A KR0175445B1 (en) 1995-12-20 1995-12-20 UTOPIA direct processing device for multi configuration using octet unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052685A KR0175445B1 (en) 1995-12-20 1995-12-20 UTOPIA direct processing device for multi configuration using octet unit

Publications (2)

Publication Number Publication Date
KR970056365A KR970056365A (en) 1997-07-31
KR0175445B1 true KR0175445B1 (en) 1999-04-01

Family

ID=19441861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052685A KR0175445B1 (en) 1995-12-20 1995-12-20 UTOPIA direct processing device for multi configuration using octet unit

Country Status (1)

Country Link
KR (1) KR0175445B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075872A (en) * 1998-03-25 1999-10-15 김영환 Subscriber Asymmetric Digital Subscriber Line Modem of Asymmetric Digital Subscriber Line System

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584355B1 (en) * 1998-10-12 2006-08-18 삼성전자주식회사 Cell transmission / reception method between AMT layer and physical layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990075872A (en) * 1998-03-25 1999-10-15 김영환 Subscriber Asymmetric Digital Subscriber Line Modem of Asymmetric Digital Subscriber Line System

Also Published As

Publication number Publication date
KR970056365A (en) 1997-07-31

Similar Documents

Publication Publication Date Title
US5072449A (en) Packet framing using cyclic redundancy checking
US6760346B1 (en) Packet switching network
JP3303107B2 (en) SONET path / ATM physical layer transmission / reception processor system
CA2255619C (en) Multiple algorithm processing on a plurality of digital signal streams via context switching
US5875177A (en) Path test system for ATM switch
CA2003846C (en) Synchronous multiplex transmission apparatus
US7684442B2 (en) Method and circuit for processing data in communication networks
US6693919B1 (en) Frame synchronization method and frame synchronization circuit
KR0175445B1 (en) UTOPIA direct processing device for multi configuration using octet unit
US6804316B1 (en) Methods and system for performing frame recovery in a network
JPH1098483A (en) Atm exchange and ipc cell transmission method therefor
JP2967748B2 (en) ATM cell synchronization circuit
KR100383897B1 (en) Clock Signal Supply
JPH09181729A (en) Time sharing multiplex communication control circuit for atm terminal equipment
JPH1023024A (en) Atm exchange and its method
JPH11112510A (en) Line terminal equipment
JP3010634B2 (en) Frame synchronous multiplex processing
Teng et al. PARALLEL FRAME SYNCHRONOUS SCHEME FOR STM‐1 IN SDH NETWORKS
EP1298833B1 (en) Method of synchronizing parallel optical links between communications components.
JP2756002B2 (en) Frame transmission method for local area network
JP2611629B2 (en) Instantaneous interruption switching method
KR940007154B1 (en) High speed signal path state detector
JPH02234544A (en) Time division multiplex data packet conversion circuit
JP2000134223A (en) Atm cell demultiplex system and atm cell demultiplex method
JP2003018136A (en) Transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee