KR970053560A - 반도체 집적회로의 배선 형성방법 - Google Patents

반도체 집적회로의 배선 형성방법 Download PDF

Info

Publication number
KR970053560A
KR970053560A KR1019950065784A KR19950065784A KR970053560A KR 970053560 A KR970053560 A KR 970053560A KR 1019950065784 A KR1019950065784 A KR 1019950065784A KR 19950065784 A KR19950065784 A KR 19950065784A KR 970053560 A KR970053560 A KR 970053560A
Authority
KR
South Korea
Prior art keywords
conductive material
layer
forming
conductive
growth prevention
Prior art date
Application number
KR1019950065784A
Other languages
English (en)
Other versions
KR100196228B1 (ko
Inventor
전영권
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950065784A priority Critical patent/KR100196228B1/ko
Publication of KR970053560A publication Critical patent/KR970053560A/ko
Application granted granted Critical
Publication of KR100196228B1 publication Critical patent/KR100196228B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 집적회로 배선 형성방법에 관한 것으로, 임의의 전도층에 배선형태의 흠을 형성하고 구리와 같은 저저항 물질을 그 흠에 선택중착시키고, 흠에 채위진 저저항물질에 대하여 선택적으로 타 전도층을 패터닝하므로써 저저항 배선을 형성하는 방법에 관한 것이다. 이렇게 하므로써 구리등과 같이 사진 식각 공정이 적용되기 어려운 저저항 물질을 배선으로 적용할 수 있게 된다.

Description

반도체 집적회로의 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 일실시예의 반도체 집적회로 배선 형성방법을 설명하기 위해 반도체 소자 일부를 도시한 공정단면도이다.

Claims (23)

  1. 반도체 집적회로의 배선 형성방법으로써, 1)반도체 기판의 상면 전면에 절연층을 형성하고, 상기 절연층에 접속 구멍(contact hole)을 형성하는 단계와, 2)상기 접속구멍을 포함한 절연층 상면 전면에 제1전도성 물질층을 형성하여, 상기 제1전도성 물질층이 접속구멍을 매립하도록 하는 단계와, 3)상기 제1전도성 물질층 상면 전면에 전도성물질의 핵 성장 방지막을 형성하는 단계와, 4)소정부위의 상기 전도성물질의 핵 성장 방지막과 제1전도층의 배선형태의 흠을 형성하는 단계와, 5)상기 흠에 매립되는 제2전도성 물질을 선택적으로 형성하는 단계와, 6)상기 전도성 물질의 핵 성장 방지막을 제거하고, 상기 제1전도성 물질층을 상기 제2전도성물질에 대하여 선택적으로 식각 제거하되, 상기 제2전도성 물질을 식각마스크로 하여 제거하는 단계를 포함하여 이루어진 반도체 집적회로 배선 형성방법.
  2. 제1항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 절연막으로 형성하는 것을 특징으로 하는 반도체 집적회로 배선 형성방법.
  3. 제1항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 상기 제1전도성 물질층을 공기중에 노출시켜 절연막으로 형성하는 것을 특징으로 하는 반도체 집적회로 배선 형성방법.
  4. 제1항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 상기 제1전도성 물질층을 산화성 또는 질화성 분위기에서 열처리 또는 플라즈마 처리하여 절연막으로 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  5. 제1항에 있어서, 상기 제2전도성 물질은 상기 제1전도성 물질보다 비저항이 낮은 것이 특징인 반도체 집적회로 배선 형성방법.
  6. 반도체 집적회로의 배선 형성방법으로써, 1)반도체 기판의 상면 전면에 절연층을 형성하고, 상기 절연층에 접속구멍(Contact hole)을 형성하는 단계와, 2)상기 접속구멍을 포함한 절연층 상면 전면에 제1전도성 물질층을 형성하여, 상기 제1전도성 물질층이 접속구멍을 통하여 상기 기판과 접속하도록 단계와, 3)상기 제1전도성 물질층 상면 전면에 전도성 중간층과 제2전도성 물질층을 순차로 형성하는 단계와, 4)상기 제2전도성 물질 상면 전면에 전도성물질의 핵 성장 방지막을 형성하는 단계와, 5)소정부위의 상기 전도성물질의 핵성장방지막과 제2전도층의 식각하여 배선형태의 흠을 형성하되, 상기 전도성 중간층을 에치스토퍼(Etchstopper)로 하여 식각 형성하는 단계와, 6)상기 흠에 매립되는 제3전도성 물질을 선택적으로 형성하는 단계와, 7)상기 전도성물질의 핵 성장 방지막을 제거하고, 상기 제2전도성 물질층과 전도성 중간층과 제1전도층을 상기 제3전도성물질에 대하여 선택적으로 식각 제거하되, 상기 제3전도성 물질을 식각마크스로 하여 제거하는 단계를 포함하여 이루어진 반도체 집적회로 배선 형성방법.
  7. 제6항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 절연막으로 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  8. 제6항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 상기 제1전도성물질층을 공기중에 노출시켜 절연막으로 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  9. 제6항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 상기 제1전도성물질층을 산화성 또는 질화성 분위기에세 열처리 또는 플라즈마 처리하여 절연막으로 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  10. 제1항에 있어서, 상기 제3전도성 물질은 상기 제1전도성 물질보다 비저항이 낮은 것이 특징인 반도체 집적회로 배선 형성방법.
  11. 반도체 집적회로 배선 형성방법에 있어서, 1)반도체 기판의 상면 전면에 절연층을 형성하고, 상기 절연층에 접속구멍(contact hole)을 형성하는 단계와, 2)상기 접속구멍을 포함한 절연층 상면 전면에 제1전도성 물질층을 형성하여, 상기 제1전도성 물질층이 접속구멍을 통하여 상기 기판과 접속하도록 단계와, 3)상기 제1전도성 물질층 상면 전면에 전도성중간층과 제2전도성 물질층을 순차로 형성하는 단계와 4) 상기 제2전도성 물질 상면 전면에 전도성물질의 핵 성장 방지막을 형성하는 단계와, 4)소정부위의 상기 전도성물질의 핵 성장 방지막과 제2전도층의 식각하여 배선형태의 흠을 형성하되, 상기 절연성 중간층을 에치스토퍼(Etchstopper)로 하여 식각 형성하는 단계와, 6)상기 바닥의 절연성 중간층 부위를 제거하는 단계와, 7) 상기 홈에 매립되는 제3전도성 물질을 선택적으로 형성하는 단계와, 8) 상기 전도성물질의 핵 성장 방지막을 제거하고, 상기 제2전도성 물질층과 절연성 중간층과 제1전도층을 상기 제3전도성물질에 대하여 선택적으로 식각 제거하되, 상기 제3전도성 물질을 식각마스크로하여 제거하는 단계를 포함하여 이루어진 반도체 집적회로 배선 형성방법.
  12. 제11항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 절연막으로 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  13. 제11항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 상기 제1전도성 물질층을 공기중에 노출시켜 절연막으로 형성하는 것을 특징인 반도체 집적회로 배선 형성방법.
  14. 제11항에 있어서, 상기 전도성물질의 핵 성장 방지막의 형성은, 상기 제1전도성 물질층을 산화성 또는 질화성 분위기에서 열처리 또는 플라즈마 처리하여 절연막으로 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  15. 제11항에 있어서, 상기 제3전도성 물질은 상기 제1전도성 물질보다 비저항이 낮은 것이 특징인 반도체 집적회로 배선 형성방법.
  16. 반도체 집적회로 배선 형성방법에 있어서, 1) 반도체 기판의 상면 전면에 절연층을 형성하고, 상기 절연층에 접속구멍(Contact hole)을 형성하는 단계와, 2) 상기 접속구멍에 제1전도성 물질의 플러그를 형성하는 단계와, 3) 상기 절연층 및 플러그 상의 전면에 제2전도성 물질층을 형성하는 단계와, 4) 상기 제2전도성 물질층 상면 전면에 전도성물질의 핵 성장 방지막을 형성하는 단계와 5) 소정부위의 상기 전도성물질의 핵 성장방지막과 제2전도층의 식각하여 배선형태의 홈을 형성하는 단계와, 6) 상기 홈에 매립되는 제3전도성 물질을 선택적으로 형성하는 단계와, 7) 상기 전도성물질의 핵 성장 방지막을 제거하고, 상기 제2전도성 물질층을 상기 제3전도성물질에 대하여 선택적으로 식각 제거하되, 상기 제3전도성 물질을 식각마스크로하여 제거하는 단계를 포함하여 이루어진 반도체 집적회로 배선 형성방법.
  17. 제16항에 있어서, 상기 제1전도성 물질은 상기 제2전도성물질에 대하여 식각선택성이 있는 것이 특징인 반도체 집적회로 배선 형성방법.
  18. 제16항에 있어서, 상기 제1전도성 물질의 플러그는 상기 5) 단계의 제2전도층 식각시에 에치스토퍼(Etchstopper)로 작용하는 것이 반도체 집적회로 배선 형성방법.
  19. 제16항에 있어서, 상기 제1전도성 물질의 플러그는 전도성 물질을 선택 성장시켜 형성하거나, 전면 증착후 에치백하여 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  20. 제16항에 있어서, 상기 전도성물질 핵 성장 방지막의 형성은, 절연막으로 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  21. 제16항에 있어서, 상기 전도성물질 핵 성장 방지막의 형성은, 상기 제2전도성 물질층을 공기 중에 노출시켜 절연막으로 형성하는 것이 특징인 반도체 집적회로 배선 형성방법.
  22. 제16항에 있어서, 상기 전도성물질 핵 성장 방지막의 형성은, 상기 제2전도성 물질층을 산화성 또는 질화성 분위기에서 열처리 또는 플라즈마 처리하여 절연막으로 형성하는 것이 특징은 반도체 집적회로 배선 형성방법.
  23. 제16항에 있어서, 상기 제3전도성 물질은, 상기 제1전도성 물질보다 비저항이 낮은 것이 특징인 반도체 직접회로 배선 형성방법.
    참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950065784A 1995-12-29 1995-12-29 반도체 집적회로의 배선 형성방법 KR100196228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065784A KR100196228B1 (ko) 1995-12-29 1995-12-29 반도체 집적회로의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065784A KR100196228B1 (ko) 1995-12-29 1995-12-29 반도체 집적회로의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR970053560A true KR970053560A (ko) 1997-07-31
KR100196228B1 KR100196228B1 (ko) 1999-06-15

Family

ID=19447163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065784A KR100196228B1 (ko) 1995-12-29 1995-12-29 반도체 집적회로의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100196228B1 (ko)

Also Published As

Publication number Publication date
KR100196228B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR950024266A (ko) 반도체장치의 제조방법
KR970053560A (ko) 반도체 집적회로의 배선 형성방법
KR960015794A (ko) 반도체소자 제조방법
KR960002486A (ko) 반도체 소자의 다중 금속층 형성방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
JPS6484722A (en) Manufacture of semiconductor device
KR100347243B1 (ko) 반도체소자의금속배선형성방법
JPH0391243A (ja) 半導体装置の製造方法
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100607816B1 (ko) 반도체 소자의 이중 구조의 다마신 패턴 형성 방법
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법
KR970052537A (ko) 반도체장치의 제조방법
KR970054004A (ko) 반도체장치의 비트라인 형성방법
KR950001896A (ko) 배선층 스텝커버리지 특성 개선방법
JPH02105519A (ja) 半導体集積回路の製造方法
KR970003834A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR960039356A (ko) 반도체 소자의 전하저장전극 제조방법
KR950006539A (ko) 반도체소자의 제조 방법
JPS5648151A (en) Wiring formation of semiconductor device
KR950025869A (ko) 콘택홀 형성방법
KR970018077A (ko) 반도체 장치의 비아콘택 형성방법
KR970003850A (ko) 반도체 소자의 다층 금속 배선 형성방법
KR930014803A (ko) TiN 박막을 이용한 2단계 선택증착의 콘택매립방법
KR970003851A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee