KR970049673A - 직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리장치 - Google Patents
직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리장치 Download PDFInfo
- Publication number
- KR970049673A KR970049673A KR1019950053614A KR19950053614A KR970049673A KR 970049673 A KR970049673 A KR 970049673A KR 1019950053614 A KR1019950053614 A KR 1019950053614A KR 19950053614 A KR19950053614 A KR 19950053614A KR 970049673 A KR970049673 A KR 970049673A
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- arbitration
- data
- pcm
- dedicated
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Abstract
본 발명은 직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리 장치에 관한 것으로, 특히 내부의 상위프로세서가 고속으로 처리한 데이터를 외부의 PCM(Pulse Code Modulation) 경로에 실어주고, 이와반대로 상기의 상위프로세서가 상기 PCM 경로에서 수신된 데이터를 고속으로 처리하기 위하여, 다수의 전용프로세서는 상기 상위프로세서의 기능을 분담할 뿐만 아니라 상기 PCM 경로로 통신 기능을 수행한다. 또한 중재프로세서는 상기 상위프로세서와 전용프로세서 사이의 통신 기능을 수행케 하고, 디버깅 등의 유지보수 기능을 위하여 중재프로세서와 전용프로세서는 비동기 직렬통신 프로토콜(EIA-232 보통 RS-232 라고 함)에 따라 각각 외부의 단말기(Dummy Terminal 또는 개인용 컴퓨터)와 통신하는 직렬통신경로(PCM 경로, EIA-232 와 같은 비동기식 직렬통신경로)의 다중채널 데이터 처리를 위한 병행처리장치에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 직렬 통신경로의 다중채널 데이터 처리를 위한 병행처리장치의 블럭 구성도.
제3도는 제2도에서 중재 및 상태관리부의 일실시 예시도.
제4도는 제2도에서 중재프로세서부와 전용프로세서부의 직렬통신로.
Claims (1)
- 두 종류의 프로세서가 각각 부하가 큰 기능을 독립적으로 수행하면서 동시에 상호간 원활한 통신을 하고 외부의 차상위프로세서와 외부의 시간스위치와 결합되어 통신기능을 수행할 때 개발의 편의상 그 통신상태를 감시하고 통제하기 위하여 외부의 시간 스위치와 송수신하는 PCM 정합수단과, 상기 PCM 정합수단으로부터 PCM 데이터 통신용 클럭들을 받아 전용프로세서수단과 중재프로세서수단이 사용하는 클럭들을 만들어 각각에게 보내주는 사용클럭발생수단과, 외부의 차상위프로세서와 패킷 데이터를 송수신하면서, 패킷 데이터를 분석하여 전용프로세서 데이터 또는 상태관련 데이터를 찾아서 상위통신수단에 보내주고, 상기 상위통신수단으로부터 수신된 전용프로세서 데이터를 사용하여 패킷 데이터를 조립하고, 패킷 데이터를 분석하거나 조립할 때 관련된 제반 기능을 수행하고, 중재프로세서상태관리수단으로부터 중재프로세서 동작신호를 받아 중재프로세서수단을 제어하는 상태관련 데이터를 상위통신수단에 보내주는 일을 주로 수행하는 상위프로세서수단과, 상위프로세서수단과 중재프로세서수단 사이에 전용프로세서 데이터와 운용보전데이터를 상호간 옮겨주는 상위 통신수단과, 주로 전용프로세서 데이터를 상향 또는 하향으로 전송해 주기 위하여 중재 및 상태관리수단을 제어하여 상위통신수단과 하위통신수단을 액세스하고, 전용프로세서수단에게 상기 전용프로세서수단이 수행할 프로그램을 옮겨주기 위하여 직렬통신신호선을 중재하는 중재 및 상태관리수단을 제어하고, 상위통신수단으로부터 온 운용보전데이터에 따라 중재 및 상태관리수단으로부터 전용프로세서수단의 동작상태 데이터를 읽어서 상위통신수단으로 보내주고, 또 사용클럭 발생수단으로부터 PCM 데이터 통신용 클럭들을 받아서 PCM 정합 수단으로 PCM 데이터를 송수신하는 중재프로세서수단과, 중재 및 상태관리수단과 중재프로세서수단 사이에 전용프로세서 데이터를 상호간 옮겨주는 하위통신수단과, 중재프로세서수단의 제어에 따라 상위 통신수단을 선택하거나 하위통신수단을 선택하여 중재프로세서수단이 상위 및 하위 통신수단을 액세스할 수 있도록 하고, 마찬가지로 중재프로세서수단의 제어에 따라 전용프로세서수단이 하위통신수단에 액세스할 수 있도록 하고, 중재프로세서수단과 전용프로세서수단이 직렬통신할 수 있도록 중재하는 중재 및 상태관리수단과, 중재프로세서수단의 특정신호를 중재 및 상태관리수단으로부터 받아서 발생시킨 중재프로세서수단의 정상상태 유무신호를 상위프로세서수단에게 보내는 중재프로세서 상태관리수단과, 주로 중재 및 상태관리수단으로부터 받은 전용프로세서 데이터를 정해진 방법에 따라 가공하여 PCM 데이터로 만들어서 사용클럭수단으로부터 받은 클럭을 이용하여 각각의 전용프로세서에 할당된 타임슬럿에 실어 PCM 정합수단으로 송신하고, 이와 반대로 PCM 정합수단으로부터 받은 PCM 데이터를 정해진 방법에 따라 가공하여 전용프로세서 데이터로 만들어 중재 및 상태관리수단으로 보내는 전용프로세서수단과, 외부 단말기와 애널로그 비동기식 직렬통신하고, 상기 중재프로세서수단과 전용프로세서수단과는 중재 및 상태관리수단을 통하여 동기식 직렬통신하는 RS-232 정합수단을 구비하는 것을 특징으로 하는 직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053614A KR0162767B1 (ko) | 1995-12-21 | 1995-12-21 | 직렬통신 경로의 다중채널 데이터 처리를 위한 병행 처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053614A KR0162767B1 (ko) | 1995-12-21 | 1995-12-21 | 직렬통신 경로의 다중채널 데이터 처리를 위한 병행 처리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049673A true KR970049673A (ko) | 1997-07-29 |
| KR0162767B1 KR0162767B1 (ko) | 1999-01-15 |
Family
ID=19442506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950053614A KR0162767B1 (ko) | 1995-12-21 | 1995-12-21 | 직렬통신 경로의 다중채널 데이터 처리를 위한 병행 처리장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162767B1 (ko) |
-
1995
- 1995-12-21 KR KR1019950053614A patent/KR0162767B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0162767B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3889366D1 (de) | Interface für ein Rechnersystem mit reduziertem Befehlssatz. | |
| FI101432B1 (fi) | Vikasietoinen tietokonejärjestelmä | |
| ES8800768A1 (es) | Procedimiento y aparato para verificar el funcionamiento de un ordenador | |
| KR970049673A (ko) | 직렬통신 경로의 다중채널 데이터 처리를 위한 병행처리장치 | |
| JP2595221B2 (ja) | データ入力装置 | |
| KR910003475A (ko) | 시퀀스 제어장치 | |
| DK1057109T3 (da) | Synkroniserings- og/eller dataudvekslingsfremgangsmåde til sikre, højtilgængelige computere og hertil egnet indretning | |
| KR960025101A (ko) | 피 · 씨 · 엠 경로의 다중채널 데이타 병행 처리 장치 | |
| JP2715737B2 (ja) | データ通信方式 | |
| JP2855542B2 (ja) | 通信制御装置 | |
| JPH02230356A (ja) | 情報処理装置のバス拡張装置 | |
| HK1043409A1 (zh) | 分離計算機體系結構 | |
| JP2564550B2 (ja) | 統合交換機 | |
| JPS57199040A (en) | Synchronizing device for data transfer | |
| US5768571A (en) | System and method for altering the clock frequency to a logic controller controlling a logic device running at a fixed frequency slower than a computer system running the logic device | |
| KR970056291A (ko) | 네트워크 응용 프로그램의 동기 및 비동기 통신장치 및 그 방법 | |
| KR930014113A (ko) | 병렬처리 시스템에서의 외부 스토리지 액세스방법 | |
| JPH04318644A (ja) | エミュレータマルチサポート方式 | |
| JPS575141A (en) | Bus control system | |
| KR19980015549A (ko) | 다수 프로세서간의 통신장치 | |
| KR19980036223A (ko) | 교환기 시험환경에서 사용자와 칠(chill) 프로세스 간의 통신 방법 | |
| KR19990019357A (ko) | 데이타 전송장치 | |
| JPS6488731A (en) | Network system for personal computer | |
| KR20010048940A (ko) | 프로세서의 디바이스 제어 시스템 | |
| JPS53139442A (en) | Data input process control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090901 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |