KR970049445A - 디지탈신호 처리기의 멀티비트 가산기 - Google Patents
디지탈신호 처리기의 멀티비트 가산기 Download PDFInfo
- Publication number
- KR970049445A KR970049445A KR1019950052600A KR19950052600A KR970049445A KR 970049445 A KR970049445 A KR 970049445A KR 1019950052600 A KR1019950052600 A KR 1019950052600A KR 19950052600 A KR19950052600 A KR 19950052600A KR 970049445 A KR970049445 A KR 970049445A
- Authority
- KR
- South Korea
- Prior art keywords
- adder
- carry
- output
- final
- buffer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야 :
본 발명은 디지탈 신호 처리기의 가산기에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제.
기존의 가산기에서 가산시간은 상기 디지탈신호 처리장치의 임계경로(critical path)에 의해 결정되었다. 결국 최종적인 캐리가 출력되고 난 뒤에 최종적인 가산 결과를 도출하게 되는데 이에 따라 가산기의 가산시간은 상당히 길어지게 된다.
3. 발명의 해결방법의 요지
직렬접속된 소정갯수의 단위가산기로 구성되는 제1가산기와, 입력단이 상기 제1가산기의 최종 캐리출력단과 접속되고 소정의 클럭신호에 응답하여 소정의 제1 및 제2캐리신호를 출력하는 캐리버퍼와, 직렬접속된 소정갯수의 단위가산기로 구성되며 최초 캐리입력단이 상기 캐리버퍼의 제1출력단과 접속된 제2가산기와, 직렬접속된 소정갯수의 단위가산기로 구성되며 최초 캐리입력단이 상기 캐리버퍼의 제2출력단과 제3가산기를 구비하며, 가산동작시 상기 캐리버퍼의 제1, 제2 및 제3가산기가 동시에 동작하여 상기 제1가산기의 최종 캐리출력과 상기 캐리버퍼의 제1 및 제2캐리신호를 비교하여 상기 제2 및 제3가산기의 출력을 선택함을 특징으로 하는 디지탈신호 처리기의 멀티비트 가산기를 구현하므로써 고속으로 가산동작을 실행하는 디지탈신호 처리기를 구현하게 된다.
4. 발명의 중요한 용도
고속동작용 멀티비트 가산기.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시에에 따른 멀티비트 가산기를 보여주는 도면.
제3도는 제2도를 구성하는 캐리버퍼의 상세회로도.
제4도는 파이프라인구조의 가산결과를 보여주는 도면.
Claims (4)
- 디지탈신호 처리기의 멀티비트 가산기에 있어서, 직렬접속된 소정갯수의 단위가산기로 구성되는 제1가산기와, 입력단이 상기 제1가산기의 최종 캐리출력단과 접속되고 소정의 클럭 신호에 응답하여 소정의 제1 및 제2캐리신호를 출력하는 캐리버퍼와, 직렬접속된 소정갯수의 단위가산기로 구성되며 최초 캐리입력단이 상기 캐리버퍼의 제1출력단과 접속된 제2가산기와, 직렬접속된 소정갯수의 단위가산기로 구성되며 최초 캐리입력단이 상기 캐리버퍼의 제2출력단과 제3가산기를 구비하며, 가산동작시 상기 캐리버퍼의 제1, 제2 및 제3가산기가 동시에 동작하여 상기 제1가산기의 최종 캐리출력과 상기 캐리버퍼의 제1 및 제2캐리신호를 비교하여 상기 제2 및 제3가산기의 출력을 선택함을 특징으로 하는 디지탈신호 처리기의 멀티비트 가산기.
- 제1항에 있어서, 상기 캐리버퍼가 소정의 제1클럭신호에 응답하여 제1논리레벨을 출력하는 제1캐리발생기와, 소정의 제2클럭신호에 응답하여 제2논리레벨을 출력하는 제2캐리발생기와, 상기 제1가산기의 최종 캐리출력과 상기 제1논리레벨을 비교하는 제1비교기와, 상기 제2가산기의 최종 캐리출력과 상기 제2논리레벨을 비교하는 제2비교기를 구비하며, 상기 제1가산기의 최종 캐리출력과 상기 제1논리레벨이 동일할때는 상기 제2가산기를 선택하는 신호를 출력하고, 상기 제2가산기의 최종 캐리출력과 상기 제2논리레벨이 동일할때는 상기 제2가산기를 선택하는 신호를 출력함을 특징으로 하는 디지탈신호 처리기의 멀티비트 가산기.
- 제2항에 있어서, 상기 비교기가 익스클루시브 오아게이트로 구성됨을 특징으로 하는 디지탈신호 처리기의 가산기.
- 제1항에 있어서, 상기 멀티비트 가산기가 파이프라인구조로 설계되어 동작함을 특징으로 하는 디지탈신호 처리기의 멀티비트 가산기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052600A KR0157337B1 (ko) | 1995-12-20 | 1995-12-20 | 디지탈신호 처리기의 멀티비트 가산기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052600A KR0157337B1 (ko) | 1995-12-20 | 1995-12-20 | 디지탈신호 처리기의 멀티비트 가산기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049445A true KR970049445A (ko) | 1997-07-29 |
| KR0157337B1 KR0157337B1 (ko) | 1998-11-16 |
Family
ID=19441777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052600A KR0157337B1 (ko) | 1995-12-20 | 1995-12-20 | 디지탈신호 처리기의 멀티비트 가산기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0157337B1 (ko) |
-
1995
- 1995-12-20 KR KR1019950052600A patent/KR0157337B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0157337B1 (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3862355B2 (ja) | 透過データ・トリガされるパイプライン・ラッチ | |
| KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
| KR960702214A (ko) | 연속적으로 클럭되는 도미노-로직 셀(sequentially clocked domino-logic cells) | |
| KR970016931A (ko) | 고속 이상 또는 등가 비교 회로 | |
| KR960003102A (ko) | 고속 동기 논리 데이타 래치 장치 | |
| KR960043974A (ko) | 씨디/씨디-아이 음성 신호의 엘, 알 채널 사이의 혼합을 이용한 오디오 처리 장치 | |
| KR970049445A (ko) | 디지탈신호 처리기의 멀티비트 가산기 | |
| US4677584A (en) | Data processing system with an arithmetic logic unit having improved carry look ahead | |
| KR940001556B1 (ko) | 디지탈신호처리장치 | |
| KR940004464A (ko) | 의사-난수 발생 장치 및 방법 | |
| JPH0792740B2 (ja) | プログラム可能論理装置 | |
| JPH03231174A (ja) | テストパターンの発生装置 | |
| KR200337603Y1 (ko) | 칼럼어드레스스트로브제어회로 | |
| JPH11161490A (ja) | 命令実行サイクル可変回路 | |
| KR950010571B1 (ko) | 라운딩 회로 | |
| KR100197529B1 (ko) | 패스 트랜지스터 멀티플렉서를 이용한 데이타 압축회로 | |
| KR100471137B1 (ko) | 단축된 레지스터 클리어 인스트럭션 실행 사이클을 갖는 데이터처리 장치 | |
| KR980011421A (ko) | 어드레스 발생회로 | |
| KR900015474A (ko) | 디지탈 데이타 팽창 방법 및 데이타 팽창 회로 | |
| KR950013094A (ko) | 오차보간 장치 | |
| JPH04251331A (ja) | 情報処理装置 | |
| KR950035106A (ko) | 디지탈 신호 처리 장치 및 방법과, 디서 신호 발생 장치 | |
| KR970013690A (ko) | 글리치에 무관한 제어신호 발생회로 | |
| KR960008595A (ko) | 고속 루프 가산기 | |
| KR970012702A (ko) | 동기형 반도체 메모리 장치를 이용한 비동기형 반도체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |