KR970031691A - 전전자 교환기에 있어서 프로세서간 통신망 구조(ipc network architecture in the full electronic switching system) - Google Patents
전전자 교환기에 있어서 프로세서간 통신망 구조(ipc network architecture in the full electronic switching system) Download PDFInfo
- Publication number
- KR970031691A KR970031691A KR1019950046484A KR19950046484A KR970031691A KR 970031691 A KR970031691 A KR 970031691A KR 1019950046484 A KR1019950046484 A KR 1019950046484A KR 19950046484 A KR19950046484 A KR 19950046484A KR 970031691 A KR970031691 A KR 970031691A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- inter
- subsystem
- processor
- subsystems
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 프로세서간 통신망 구조는 전전자 교환기에 있어서 프로세서간 통신을 위하여 각 서브시스템당 할당되어 있던 INDA보드를 사용하지 않고 IPC망을 형성하기 위한 것으로써, 본 구조는 중앙제어서브시스템(CCS), 정합교환 서브시스템(INS) 및 정합교환서브시스템(ASSOO~54)간의 프로세서간 통신이 이루어지도록 각 서브시스템들과 이중화구조로 연결된 대용량 연결통신유니트(HIPCU); 이중화구조로 서브시스템들(CCS, INS, ASSOO~54)의 쉘프(Shelf)로 구성되는 4노드 보드 회로팩(FNDA)을 포함하도록 구성된다. 따라서 종전에 비해 IPC경로를 단축하였읕 뿐만아니라 IPC노드관리를 용이하게 하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 전전자 교환기에 있어서 프로세서간 통신망 구성도.
제4도는 제3도와 같은 통신망에 따른 전전자 교환기 내의 구체적인 하드웨어 구성도.
Claims (4)
- 중앙제어서브시스템(CCS), 정합교환서브시스템(INS), 다수의 정합교환서브시스템(ASSOO~54)을 구비한 전전자 교환기의 프로세서간 통신망 구조에 있어서, 상기 중앙제어서브시스템(CCS), 정합교환 서브시스템(INS) 및 정합교환서브시스템(ASSOO~54)간의 프로세서간 통신이 이루어지도록 각 서브시스템들과 이중화구조로 연결된 대용량 연결통신유니트(321, HIPCU); 이중화구조로 상기 서브시스템들(CCS, INS, ASSOO∼54)의 쉘프(Shelf)로구성되는 4노드 보드 회로팩(331,341,FNDA)을 포함하는 것을 특징으로 하는 전전자 교환기에 있어서 프로세서간 통신망 구조.
- 제1항에 있어서, 상기 대용량 연결통신유니트(321, HIPCU)는 각 서브시스템들과 이중화로 연결될 수 있는 8개의 노드를 구비한 대용량프로세서간 보드 회로팩(HINA)을 적어도 7개 이상 구비하는 것을 특징으로 하는 전전자 교환기에 있어서 프로세서간 통신망 구조.
- 제1항 또는 제2항에 있어서, 상기 4노드 보드 회로팩(FNDA)은 각 서브시스템별로 이중화구조로 구성되어 있는 메인프로세서(MP)와 연결하기 위한 노드, 각 서브시스템의 입출력프로세서(IOP)와 연결하기 위한 노드, 게이트웨이노드, 각 서브시스템에 이중화구조로 구성되어 있는 주변프로세서(PP)와 연결하기 위한 노드로 구성되는 것을 특징으로 하는 전전자 교환기에 있어서 프로세서간 통신망 구조.
- 제3항에 있어서, 상기 4노드 보드 회로팩(FNDA)은 상기 주변프로세서와 글로벌버스를 통해 연결되도록 구성되는 것을 특징으로 하는 전전자 교환기에 있어서 프로세서간 통신망 구조.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046484A KR0161233B1 (ko) | 1995-11-30 | 1995-11-30 | 전전자 교환기에 있어서 프로세서간 통신망 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950046484A KR0161233B1 (ko) | 1995-11-30 | 1995-11-30 | 전전자 교환기에 있어서 프로세서간 통신망 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970031691A true KR970031691A (ko) | 1997-06-26 |
KR0161233B1 KR0161233B1 (ko) | 1998-12-01 |
Family
ID=19437644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950046484A KR0161233B1 (ko) | 1995-11-30 | 1995-11-30 | 전전자 교환기에 있어서 프로세서간 통신망 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0161233B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020067310A (ko) * | 2001-02-16 | 2002-08-22 | 주식회사 리더컴 | 통신시스템의 프로세서간 통신을 이용한 셀프 운용장치 및그 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000015090A (ko) * | 1998-08-27 | 2000-03-15 | 김영환 | 교환기내의 글로벌버스 자동점검방법 |
-
1995
- 1995-11-30 KR KR1019950046484A patent/KR0161233B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020067310A (ko) * | 2001-02-16 | 2002-08-22 | 주식회사 리더컴 | 통신시스템의 프로세서간 통신을 이용한 셀프 운용장치 및그 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0161233B1 (ko) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210374085A1 (en) | Modular system architecture for supporting multiple solid-state drives | |
DK220883A (da) | Multiprocessordatamatsystem | |
Pradhan | Fault-tolerant multiprocessor link and bus network architectures | |
EP0261034A3 (en) | Massively parallel array processing system | |
KR840006532A (ko) | 개량된 멀티프로세서 멀티시스템 통신 회로망 | |
US20130067197A1 (en) | Computer subsystem and computer system | |
KR100694297B1 (ko) | Atca 시스템에서의 이중화된 셀프 매니저 제공 장치 | |
Tzeng et al. | A fault-tolerant scheme for multistage interconnection networks | |
DE69614623D1 (de) | Fehlertolerantes multiples Netzwerkserver | |
KR20040004536A (ko) | 고장 발생 시 완전한 성능을 유지하는 파일 서버의 트윈테일드 고장 복구 | |
JPH06290157A (ja) | 網 | |
WO2022179105A1 (zh) | 一种多路服务器及多路服务器信号互联系统 | |
Bistouni et al. | Reliability analysis of multilayer multistage interconnection networks | |
WO2006071714A1 (en) | Multiple cell computer systems and methods | |
FI843760L (fi) | Multiprocessor-raeknare, saerskilt en multiprocessor-centralstyrenhet i ett telefonfoermedlingssystem. | |
KR970031691A (ko) | 전전자 교환기에 있어서 프로세서간 통신망 구조(ipc network architecture in the full electronic switching system) | |
Schmitter et al. | The basic fault-tolerant system | |
Tzeng et al. | Realizing fault-tolerant interconnection networks via chaining | |
KR950035209A (ko) | 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템 | |
Cisco | Processor Switch Module (PXM) | |
Cisco | FastPADmpr12/24 Hardware | |
WO1988006764A3 (en) | Massively parallel array processing system | |
JP3661531B2 (ja) | マルチプロセッサシステム及びそのアドレス解決方法 | |
SU1010734A1 (ru) | Устройство дл управлени переключением резерва | |
Ramesh et al. | Bus arbitration in an embedded processor-shared multiprocessor system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |