KR0161233B1

KR0161233B1 - 전전자 교환기에 있어서 프로세서간 통신망 구조

Info

Publication number: KR0161233B1
Application number: KR1019950046484A
Authority: KR
Inventors: 박성배
Original assignee: 유기범; 대우통신주식회사
Priority date: 1995-11-30
Filing date: 1995-11-30
Publication date: 1998-12-01
Also published as: KR970031691A

Abstract

본 프로세서간 통신망 구조는 전전자 교환기에 있어서 프로세서간 통신을 위하여 각 서브시스템당 할당되어 있던 INDA보드를 사용하지 않고 IPC망을 형성하기 위한 것으로써, 본 구조는 중앙제어서브시스템(CCS), 정합교환 서브시스템(INS) 및 정합교환서브시스템(ASS00~54)간의 프러세서간 통신이 이루어지도록 각 서브시스템들과 이중화구조로 연결된 대용량 연결통신유니트(HIPCU);이중화구조로 서브시스템들(CCS, INS, ASS00~54)의 쉘프(Shelp)로 구성되는 4노드 보드 회로팩(FNDA)을 포함하도록 구성된다. 따라서 종전에 비해 IPC경로를 단축하였을 뿐만아니라 IPC노드관리를 용이하게 하는 효과가 있다.

Description

전전자 교환기에 있어서 프로세서간 통신망 구조

제1도는 종래의 전전자 교환기에 있어서 프로세서간 통신망 구성도

제2도는 제1도와 같은 프로세서간 통신망에 따른 전전자 교환기내의 구체적인 하드웨어 구성도

제3도는 본 발명에 따른 전전자 교환기에 있어서 프로세서간 통신망 구성도

제4도는 제3도와 같은 통신망에 따른 전전자 교환기내의 구체적인 하드웨어 구성도

* 도면의 주요부분에 대한 부호의 설명

301 : 중앙제어서브시스템(CCS) 311 : 연결망 서브시스템(INS)

321 : 대용량 연결통신 유니트(HIPCU) 331, 341 : 4노드 회로팩(FNDA)

401~407 : 대용량 IPC보드 회로팩(HINAO~6)

본 발명의 전전자 교환기에 있어서 프로세서간 통신(Inter Processor Communication, 이하 IPC라 함)망 구조에 관한 것으로, 특히 IPC경로를 단축할 수 있도록 구성된 프로세서간 통신망 구조에 관한 것이다.

일반적으로 종래의 전전자 교환기내의 프로세서간 통신망 구조는 제 1 도에 도시된 바와 같이 중앙제어서브시스템(103, 이하 CCS(Cental Control Subsystem)이라 함), 연결망 서브시스템(107, 이하 INS(Interconnection Network Subsystem)이라 함), 중앙연결통신유니트(110, 이하 CIPCU(Center- Inter-Processor Communication Unit)이라 함), 하위연결 통신유니트(120~124, 이하 IIPCU(Inter-Inter-Processor Communication Unit)라 함), 다수의 정합교환서브시스템(130~139, 이하 ASS(Access Switching Subsystem)이라 함)과 같은 통로(Path)를 통하여 프로세서간에 데이터를 송수신하도록 되어 있다. 이와 같은 통로를 통해 프로세서간에 데이터를 송수신하기 위하여 각 서브시스템들은 최대 26장의 IPC노드보드 회로팩(이하 INDA(Ipc NODe board Assembly)이라 함)을 수용할 수 있는 1개의 쉘프(Shelf)를 가지고 있다. 이 쉘프는 0~12장의 INDA를 수용할 수 있는 보드와 13~25장의 INDA를 수용할 수 있는 보드로 분리되어 이중화제어구조를 갖는다.

제 2 도는 이러한 각 서브시스템들이 가지고 있는 INDA보드를 중심으로 전전자 교환기에서의 IPC통신망 구성도를 나타낸 것으로, CCS(103)측에 연결되어 있는 MP(여기서 MP는 OMP(100)와 MMP(101)가 된다.)와 PP(여기서 PP는 CCS(103)의 장애처리프러세서인 CCMP(102)가 된다.)가 연결되어 있는 INDA(201), INS(107)측에 연결되어 있는 MP(여기서는 INP(104)가 해당된다.)와 PP(INMP(106)이 해당된다.)가 연결되어 있는 INDA(202), CIPCU(110)의 역할을 하기 위한 INDA(203), IIPCUO(120)의 역할을 하기 위한 INDA(204), IIPCU4(124)의 역할을 하기 위한 INDA(205), IIPCUO(120)의 INDA(204)에 연결되고 ASSOO(130)측의 MP(140)와 PP(141)가 연결되어 있는 ASSOO(130)측의 INDA(207), ASS10(131)의 MP(142)와 PP(143)가 연결되어 있는 INDA(207), ASS44(138)의 MP(156)와 PP(157)가 연결되어 있는 INDA(208), ASS45(139)의 MP(158)와 PP(159)가 연결되어 있는 INDA(209)로 구성된다.

특히 CIPCU(110)에 대한 INDA(203)는 NTP(105)와 직접 연결되도록 되어 있고, 하위링크인 IIPCUO~4, 그리고 CCS, INS와도 2중화로 연결되도록 구성되어 있다. IIPCU#의 INDA에도 각각의 ASS#가 11개씩 2중화로 연결되도록 구성되어 있다.

이와 같이 각 서브시스템당 이중화된 INDA가 할당되어 있어 IPC데이타를 송수신하기 위한 경로가 복잡할 뿐아니라 IPC노드들에 대한 상태관리시 각각의 프로세서의 연결되어 있는 INDA의 상태 및 실장번호, 오류(Fault)의 종류 등 체크해야할 내용들이 많아 IPC노드관리가 복잡한 문제가 있었다.

따라서 본 발명의 목적은 전전자 교환기에 있어서 IPC를 위하여 각 서브시스템당 할당되어 있던 INDA보드를 사용하지 않고 IPC망을 형성하기 위한 IPC망 구조를 제공하는데 있다.

본 발명에 따른 IPC망 구조는, 중앙제어서브시스템(CCS), 정합교환서브시스템(INS), 다수의 정합교환서브시스템(ASSOO~54)을 구비한 전전자 교환기의 프로세서간 통신망 구조에 있어서, 중앙제어서브시스템(CCS), 정합교환 서브시스템(INS) 및 정합교환서브시스템(ASSOO~54)간의 프로세서간 통신이 이루어지도록 각 서브시스템들과 이중화구조로 연결된 대용량 연결통신우니트(HIPCU);이중화구조로 서브시스템들(CCS, INS, ASSOO~54)의 쉘프(Shelf)로 구성되는 4노드 보드 회로팩(FNDA)을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.

제 3 도는 전전자 교환기에 있어서 본 발명에 따른 IPC망 구성도로서, 해당되는 MP(302)와 PP(303)가 연결되어 있는 CCS(301), 해당되는 MP(312)와 PP(313)가 연결되어 있는 INS(311), ASSOO에 해당되는 MP(332)와 PP(333)가 연결되어 있는 4노드 보드 회로팩OO(331, 이하 FNDA(Four NoDe boaed Assembly)OO라 함), ASS54에 해당되는 MP(342)와 PP(343)에 연결되어 있는 FNDA54(3431), CCS(301), INS(311), FNDAOO~54(331, 341)간을 연결하는 대용량 연결통신 유니트(321, 이하 HIPCU(High capacity IPC Unit)라 함)로 구성된다. 여기서 CCS(301)에 연결되어 있는 MP(302)는 제 1 도에 도시된 바와 같이 OMP(100)와 MMP(101)에 해당되고, PP(303)는 CCMP(102)에 해당된다. 그리고 INS(107)에 연결되는 MP(312)는 INP(104)에 해당되고, PP(313)는 INMP(106)에 해당된다.

제 4 도는 제 3 도에 도시된 HIPCU(321)와 FNDA#(여기서는 ASS11에 대한 FNDA에 대한 예를 도시한 것이다.)를 중심으로 좀더 상세하게 IPC망의 구조를 도시한 것이다.

제 4 도에 도시된 바와 같이 HIPCU(321)에는 대용량 IPC보드 회로팩(이하 HINA(High Capacity Ipc Node Board Assembly)라 함)이 7개 존재하고, 각 HINA보드에는 8개의 노드(Node0~7)를 가지고 있고, 하나의 노드는 하나의 서브시스템과 2중화로 연결이 되도록 구성되어 있다. 이와 같이 전전자 교환기내에 구비되어 있는 서브시스템들에 대한 HINA의 노드할당은 HINAO(401)에서 CCS, INS, NTP, HCIP, ASS00~03까지 커버하고 있고, HINA1(402)부터 HINA6(407)까지 ASS04~ASS51에 대한 노드를 할당하고 있다.

또한 서브시스템은 기존의 INDA보드대신 이중화구조로 이루어진 FNDA보드가 실장이 되는데, 도시된 바와 같이 ASS11에 연결된 FNDA보드(410)는 4개의 노드로 구성된 2개의 FNDA1(411)와 FNDA2(412)가 ASS11노드에 이중화구조를 갖도록 연결되어 있다. FNDA1(411)와 FNDA2(410)에 구비되어 있는 4개의 노드는 MP에 대한 노드, PP에 대한 노드, IOP에 대한 노드, 게이트웨이(Gate Way)에 대한 노드들로 구성된다. 특히 MP의 경우는 이중화구조로 이루어진 해당 MP와 직접 연결되도록 구성되나 이중화구조를 갖는 PP와는 일종의 링크라 할 수 있는 글로벌버스(A-버스, B-버스)와 2중화 연결이 된다. 예를 들어 이중화구조를 갖고 있는 아날로그 가입자 정합 프로세서(412, 422, ASIP(Analog Subscriber Interface Processor)OA, OB)와 글로벌버스를 통해 FNDA1(411)은 2프로세서(421, 422)와 모두 연결되고, FNDA2(412) 역시 2 프로세서(421, 422)와 글로벌버스를 통해 모두 연결된다. 다른 주변프로세서에 대해서도 글로벌버스 구조로 연결되기 때문에 동일한 노드를 통해 마찬가지로 연결된다.

이상, 상술한 바와 같이 본 발명은 각 서브시스템당 할당되어 있는 INDA보드를 사용하지 않고, 대신 이중화 구조의 4노드의 FNDA보드를 사용하고, CIPCU대신에 8개의 노드를 갖는 HINA를 7개 구비한 HIPCU를 사용함으로써, 종전에 대한 IPC경로를 단축하였을뿐만아니라 IPC노드관리를 용이하게 하는 효과가 있다.

Claims

중앙제어서브시스템(CCS), 정합교환서브시스템(INS), 다수의 정합교환서브시스템(ASS00~54)을 구비한 전전자 교환기의 프로세서간 통신망 구조에 있어서, 상기 중앙제어서브시스템(CCS), 정합교환 서브시스템(INS) 및 정합교환서브시스템(ASS00~54)간의 프러세서간 통신이 이루어지도록 각 서브시스템과 이중화구조로 연결된 대용량 연결통신유니트(321, HIPCU); 이중화구조로 상기 서브시스템들(CCS, INS, ASS00~54)의 쉘프(Shelf)로 구성되는 4노드 보드 회로팩(331, 341, FNDA)을 포함하는 것을 특징으로 하는 전전자 교환기에 있어서 프로세서간 통신망 구조.
제 1 항에 있어서, 상기 대용량 연결통신유니트(321, HIPCU)는 각 서브시스템들과 이중화로 연결될 수 있는 8개의 노드를 구비한 대용량 프로세서간 보드 회로팩(HINA)을 적어도 7개 이상 구비하는 것을 특징으로 하는 전전자 교환기에 있어서 프로세서간 통신망 구조.
제 1 항 또는 제 2 항에 있어서, 상기 4노드 보드 회로팩(FNDA)은 각 서브시스템별로 이중화구조로 구성되어 있는 메인프로세서(MP)와 연결하기 위한 노드, 각 서브시스템의 입출력프로세서(IOP)와 연결하기 위한 노드, 게이트웨이노드, 각 서브시스템에 이중화구조로 구성되어 있는 주변프로세서(PP)와 연결하기 위한 노드로 구성되는 것을 특징으로하는 전전자 교환기에 있어서 프로세서간 통신망 구조.
제 3 항에 있어서, 상기 4노드 보드 회로팩(FNDA)은 상기 주변프로세서와 글로벌버스를 통해 연결되도록 구성되는 것을 특징으로 하는 전전자 교환기에 있어서 프로세서간 통신망 구조.