KR970024912A - Ntsc, vsb 및 qam 신호 등화기 - Google Patents

Ntsc, vsb 및 qam 신호 등화기 Download PDF

Info

Publication number
KR970024912A
KR970024912A KR1019950038925A KR19950038925A KR970024912A KR 970024912 A KR970024912 A KR 970024912A KR 1019950038925 A KR1019950038925 A KR 1019950038925A KR 19950038925 A KR19950038925 A KR 19950038925A KR 970024912 A KR970024912 A KR 970024912A
Authority
KR
South Korea
Prior art keywords
signal
phase
multiplexer
unit
output
Prior art date
Application number
KR1019950038925A
Other languages
English (en)
Other versions
KR0166265B1 (ko
Inventor
이창의
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950038925A priority Critical patent/KR0166265B1/ko
Publication of KR970024912A publication Critical patent/KR970024912A/ko
Application granted granted Critical
Publication of KR0166265B1 publication Critical patent/KR0166265B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H2017/0072—Theoretical filter design
    • H03H2017/0081—Theoretical filter design of FIR filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/02—Coefficients

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

본 발명은 NTSC, VSB 및 QAM 신호를 모두 등화할 수 있는 등화기에 관한 것으로, 직류 오프셋 제거부(100)와; 피드포워드 필터부(102); 피드백 필터부(104); 감산부(106); 곱셈부(108); 지연부(110); 제1멀티플렉서(112); 디지탈 필터(114); 계수 저장부(116); 제2멀티플렉서(118); 복소수 곱셈부(120); 제3멀티플렉서(122); 신호판별부(124); 훈련 신호 발생부(126); 제4멀티플렉서(128); 탭계수 연산부(130); 및 디지탈 위상동기 루프(132)로 구성되어 있으며, 상기와 같이 구성된 본 발명에 따르면 QAM신호 등화기에 VSB 신호와 NTSC 신호까지 등화할 수 있도록 하는 회로를 추가하여 NTSC, VSB, QAM 신호 모두를 수신하도록 함으로써, 각각의 신호에 대한 등화기를 별개로 구현하여 조합시킬 때보다 하드웨어 내의 회로 수를 감소시키고 비용을 절감시킬 수 있으며, 아날로그 NTSC수신기에 나타나는 잔상을 제거할 수 있고, VSB변조방식을 사용하는 디지털 지상 방송 및 유선 방송 신호뿐만 아니라 QAM변조 방식을 사용하는 유선 방송 신호도 수신할 수 있다.

Description

NTSC, VSB 및 QAM 신호 등화기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 NTSC, VSB 및 QAM 신호 결정 궤환 등화기의 블럭도,
제7도는 본 발명에 따른 NTSC, VSB 및 QAM 신호 피드포워드 등화기의 블럭도이다.

Claims (12)

  1. 입력되는 동위상 채널과 직각 위상 채널의 신호에 대한 직류 오프셋을 제거하는 직류 오프셋 제거부(100)와; 상기 직류 오프셋이 제거된 입력신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드포워드 필터부(102); 판별 신호와 훈련 신호중에서 선택된 신호와 계수 갱신된 신호를 입력받아 필터링된 시호를 출력하는 피드백 필터부(104); 상기 피드포워도 필터부(102)로부터의 필터링 신호와 상기 피드백 필터부(104)로부터의 필터링 신호를 감산하여 차신호를 출력하는 감산부(106); 상기 차신호와 자동 이득 제어신호를 곱셈하는 곱셈부(108); 상기 곱셈된 동위상 신호를 지연하기 위한 지연부(110); 상기 곱셈된 동위상 신호와 상기 지연 신호 중에서 한 신호를 선택하는 제1멀티플렉서(112); 상기 곱셈된 동위상 신호를 직각 위상 신호로 변환하는 디지털 필터(114); 상기 디지털 필터(114)의 계수를 저장하는 계수 저장부(116); 상기 디지털 필터(114)로부터 출력된 직각 위상 신호와 상기 곱셈부(108)의 곱셈된 직각 위상 신호 중에서 한 신호를 선택하는 제2 멀티플렉서(118); 상기 제1멀티플렉서 (112)에서 선택된 신호와 상기 제2멀티플렉서(118)에서 선택된 신호를 입력받아 정현파 및 여현파를 곱하여 반송파의 주파수와 위상 오차를 보정해주는 복소수 곱셈부(120); 상기 복소수 곱셈부(120)로부터의 동위상 신호와 상기 감산부로부터의 차신호 중에서 한 신호를 선택하는 제3멀티플렉서(122); 상기 제3멀티플렉서(122)에서 선택된 동위상 채널에 대한 신호와 상기 복소수 곱셈부(12)로부터 출력된 직각 위상 채널에 대한 신호를 입력받아 판별신호를 출력하는 신호 판별부(124); 훈련 신호를 발생시키는 훈련 신호 발생부(126); 상기 판별 신호와 상기 훈련 신호 중에서 한 신호를 선택하여 상기 피드백 필터부(104)로 선택 신호를 출력하는 제4멀티플렉서(128); 상기 복소수 곱셈부(120)의 출력신호와 상기 훈련 신호, 상기 제4멀티플렉서((128)에서 선택된 신호 및 상기 신호 판별부(124)의 직각 위상 신호에 대한 판별 신호를 입력받아 탭계수를 계산한 후 그 계산된 탭계수를 상기 피드포워드 필터부(102)와 상기 피드백 필터부(104)로 출력하는 탭계수 연산부(130); 및 상기 복소수 곱셈부(120)의 출력신호를 입력받아 위상 오차를 제거하기 위해 정현파와 여현파를 출력하고 이득을 조절하기 위해 제어 신호를 출력하는 디지탈 위상 동기 루프(132)로 구성된 NTSC, VSB 및 QAM 신호 등화기.
  2. 제1항에 있어서, 상기 직류 오프셋 제거부(100)가 동위상 채널의 신호에 대한 직류 오프셋을 제거하는 제1직류 오프셋 제거부(100-1); 및 직각 위상 채널의 신호에 대한 직류 오프셋을 제거하는 제2직류 오프셋 제거기(100-2)로 구성된 것을 특징으로 하는 NTSC,VSB 및 QAM 신호등화기.
  3. 제1항에 있어서, 상기 피드포워드 필터부(102)가 상기 직류오프셋이 제거된 동위상에 해당하는 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 제1유한 충격 응답 필터(102-1;C1), 제2유한 충격 응답필터(102-2;C1)와; 상기 직류 오프셋이 제거된 직각 위상에 해당하는 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 제3유한 충격 응답 필터(102-3CQ), 제4유한 충격 응답 필터(102-4CQ);상기 제1유한 충격 응답 필터(102-1)의 출력 신호에서 상기 제3유한 충격 응답필터(102-3)의 출력 신호를 감산하는 감산기(102-5); 및 상기 제2유한 충격 응답 필터(102-2)의 출력 신호와 상기 제4유한 충격 응답 필터(102-4)의 출력 신호를 가산하는 가산기(102-6)로 구성된 것을 특징으로 하는 NTSC, VSB 및 QAM 신호등화기.
  4. 제3항에 있어서, VSB신호 입력시 사용되지 않는 상기 제2유한 충격 응답 필터(102-2)를 이용하여 동위상 채널의 신호를 직각 위상 채널의 신호로 변환하는 것을 특징으로 하는 NTSC,VSB 및 QAM 신호등화기.
  5. 제1항에 있어서, 상기 피드백 필터부(104)가 동위상 채널에 대한 판별 신호 및 훈련 신호 중에서 선택된 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 제1유한 충격 응답 필터(104-1;D1), 제2유한 충격 응답 필터(104-2D1)와; 직각 위상 채널에 대한 판별 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 제3유한 충격 응답 필터(104-3;DQ), 제4유한 충격 응답 필터(104-4DQ); 상기 제1유한 충격 응답 필터(104-1)의 출력 신호에서 상기 제 3 유한 충격 응답 필터 (104-3)의 출력 신호를 감산하는 감산기 (104-5) ; 및 상기 제2유한 충격 응답 필터(104-4)의 출력 신호와 상기 제 4 유한 충격 응답 필터 (104-4)의 출력 신호를 가산하는 가산기 (104-6)로 구성된 것을 특징으로 하는 NTSC, VSB 및 QAM 신호 등화기.
  6. 제5항에 있어서, VSB 신호 입력시 사용되지 않는 상기 제 2 유한 충격 응답 필터 (104-2)를 이용하여 동위상 채널의 신호를 직각 위상 채널의 신호로 변환하는 것을 특징으로 하는 NTSC, VSB 및 QAM 신호 등화기.
  7. 제1항에 있어서, 상기 감산부(106)가 상기 피드포워드 필터부(102)로부터의 동위상 채널에 대한 필터링 신호와 상기 피드백 필터부(104)로부터의 동위상 채널에 대한 필터링 신호를 감산하여 차신호를 출력하는 제1감산기 (106-1) ; 및 상기 피드포워드 필터부(102)로부터의 직각 위상 채널에 대한 필터링 신호와 상기 피드백 필터부(104)로부터의 직각 위상 채널에 대한 필터링 신호를 감산하여 차신호를 출력하는 제2감산기 (106-2)로 구성된 것을 특징으로 하는 NTSC, VSB 및 QAM신호 등화기.
  8. 제1항에 있어서, 상기 곱셈부(108)가 동위상 채널에 대한 차신호와 자동 이득 제어 신호를 곱셈하는 제1곱셈기 (108-1) ; 및 직각 위상 채널에 대한 차신호와 자동 이득 제어 신호를 곱셈하는 제2곱셈기 (108-2)로 구성된 것을 특징으로 하는 NTSC, VSB 및 QAM 신호 등화기.
  9. 제1항에 있어서, 상기 복소수 곱셈부(120)가 제1멀티플렉서(112)에서 선택된 동위상 채널에 대한 신호와 상기 디지탈 위상 동기 루프(132)로부터의 여현 신호를 곱셈하는 제1곱셈기 (120-1)와; 상기 제 2 멀티플렉서(118)에서 선택된 직각 위상 채널에 대한 신호와 상기 디지탈 위상 동기 루프(132)로부터의 정현 신호를 곱셈하는 제2곱셈기 (l20-2); 제 1 멀티플렉서 (112)에서 선택된 동위상 채널에 대한 신호와 상기 디지탈 위상 동기 루프(132)로부터의 정현 신호를 곱셈하는 제3곱셈기 (120-3) ; 상기 제 2 멀티플렉서 (118)에서 선택된 직각 위상 채널에 대한 신호와 상기 디지탈 위상 동기 루프(132)로부터의 여현 신호를 곱셈하는 제 4 곱셈기 (120-4) ; 상기 제1곱셈기(120-1)의 출력 신호와 상기 제2곱셈기 (120-2)의 출력 신호를 합산하는 제1가산기 (120-5) ; 및 상기 제3곱셈기 (120-3)의 출력 신호와 상기 제4곱셈기(120-4)의 출력 신호를 합산하는 제2가산기 (120-6)로 구성된 것을 특징으로 하는 NTSC, VSB 및 QAM 신호 등화기.
  10. 제1항에 있어서, 상기 신호 판별부(124)가 상기 제3멀티플렉서(122)에서 선택된 동위상 채널에 대한 신호를 입력받아 판별 신호를 출력하는 제1신호 판별부(124-1) ; 및 상기 복소수 곱셈부(120)로부터 출력된 직각 위상 채널에 대한 신호를 입력받아 판별 신호를 출력하는 제2신호 판별기 (l24-2)로 구성된 것을 특징으로 하는 NTSC, VSB 및 QAM 신호 등화기.
  11. 제1항에 있어서, 상기 디지탈 위상 동기 루프(132)가 상기 복소수 곱셈부(120)로부터의 동위상 채널에 대한 출력 신호와 직각 위상 채널에 대한 출력 신호를 입력받아 위상차를 검출해내는 오차 검출부(132-1)와; 상기 검출된 위상 오차의 이득을 조절하고 누적하는 누적부(132-2) ; 상기 누적부(132-2)의 출력 신호를 입력받아 정현 신호와 여현 신호를 출력하는 정현 및 여현 신호 발생부(132-3) ; 및 상기 발생된 여현 신호를 입력받아 이득 제어 신호를 출력하는 누적 제한부(132-4)로 구성된 것을 특징으로 하는 NTSC, VSB 및 QAM 신호 등화기.
  12. 입력되는 동위상 채널과 직각 위상 채널의 신호에 대한 직류 오프셋을 제거하는 직류 오프셋 제거부(14O)와; 상기 직류 오프셋이 제거된 입력 신호와 계수 갱신된 신호를 입력받아 필터링된 신호를 출력하는 피드포워드 필터부(142) ; 상기 피드포워드 필터부(142)로부터의 필터링 신호에서 판별신호와 훈련 신호중에서 선택된 신호를 감산하여 차신호를 출력하는 감산부(144) ; 상기 차신호와 자동 이득 제어 신호를 곱셈하는 곱셉부(146) ; 상기 곱셈된 동위상 신호를 지연하기 위한 지연부(148) ; 상기 곱셉된 동위상 신호와 상기 지연 신호 중에서 한 신호를 선택하는 제1멀티플렉서 (150) ; 상기 곱셈된 동위상 신호를 직각 위상 신호로 변환하는 디지탈 필터 (152) ; 상기 디지탈 필터(152)의 계수를 저장하는 계수 저장부(154) ; 상기 디지탈 필터(152)로부터 출력된 직각 위상 신호와 상기 곱셈부(146)의 곱셈된 직각 위상 신호 중에서 한 신호를 선택하는 제2멀티플렉서(156) ; 상기 제1멀티플렉서(150)에서 선택된 신호와 상기 제2멀티플렉서(156) 에서 선택된 신호를 입력 받아 정현파 및 여현파를 곱하여 반송파의 주파수와 위상 오차를 보정해주는 복소수 곱셈부(158) ; 상기 복소수 곱셈부(158)로부터의 동위상 신호와 상기 감산부(144)로부터의 차신호 중에서 한 신호를 선택하는 제3멀티플렉서(160) ; 상기 제3멀티플렉서(160)에서 선택된 동위상 채널에 대한 신호와 상기 복소수 곱셈부(158)로부터 출력된 직각 위상 채널에 대한 신호를 입력받아 판별 신호를 출력하는 신호 판별부(162) ; 훈련신호를 발생시키는 훈련 신호 발생부(164) ; 상기 판별 신호와 상기 훈련 신호 중에서 한 신호를 선택 하여 상기 감산부(144)로 선택 신호를 출력하는 제4멀티플렉서 (166) ; 상기 복소수 곱셈부(158)의 출력 신호와 상기 훈련 신호, 상기 제4멀티플렉서(166)에서 선택된 신호 및 상기 신호 판별부(162)의 직각 위상 신호에 대한 판별 신호를 입력받아 탭계수를 계산한 후 그 계산된 탭계수를 상기 피드포워드 필터부(142)로 출력하는 탭계수 연산부(168) ; 및 상기 복소수 곱셈부(158)의 출력 신호를 입력받아 위상 오차를 제거하기 위해 정현파와 여현파를 출력하고 이득을 조절하기 위해 제어 신호를 출력하는 디지탈 위상 동기 루프(170)로 구성된 NTSC, VSB 및 QAM 신호 등화기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950038925A 1995-10-31 1995-10-31 Ntsc, vsb 및 qam 신호 등화기 KR0166265B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950038925A KR0166265B1 (ko) 1995-10-31 1995-10-31 Ntsc, vsb 및 qam 신호 등화기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038925A KR0166265B1 (ko) 1995-10-31 1995-10-31 Ntsc, vsb 및 qam 신호 등화기

Publications (2)

Publication Number Publication Date
KR970024912A true KR970024912A (ko) 1997-05-30
KR0166265B1 KR0166265B1 (ko) 1999-03-20

Family

ID=19432469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038925A KR0166265B1 (ko) 1995-10-31 1995-10-31 Ntsc, vsb 및 qam 신호 등화기

Country Status (1)

Country Link
KR (1) KR0166265B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647553B1 (ko) * 1999-07-08 2006-11-17 삼성테크윈 주식회사 멀티 카메라 시스템의 동기 회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736602B1 (ko) * 2001-06-23 2007-07-09 엘지전자 주식회사 Ｖｓｂ／ｑａｍ 겸용 채널 등화기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647553B1 (ko) * 1999-07-08 2006-11-17 삼성테크윈 주식회사 멀티 카메라 시스템의 동기 회로

Also Published As

Publication number Publication date
KR0166265B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US5878088A (en) Digital variable symbol timing recovery system for QAM
KR0143115B1 (ko) 심볼 타이밍 복구회로 및 방법
US7050491B2 (en) Adaptive equalization of digital modulating signal recovered from amplitude-modulated signal subject to multipath
JP3369359B2 (ja) 直交振幅変調／残留側波帯のモード選択のための虚数サンプル有無検出器を有するディジタル高解像度テレビジョン信号受信機
KR0161806B1 (ko) 고품위 텔레비젼용 대역 통과 위상 트랙커를 구비한 디지탈 잔류 측파대 검출기
KR100532002B1 (ko) 다중 변조 포맷 텔레비젼 신호 수신기 시스템
KR100812554B1 (ko) 디지탈 신호 처리기용의 타이밍 복원 회로망
JP5444877B2 (ja) デジタルコヒーレント受信器
KR0170345B1 (ko) 고해상도 텔레비젼 수신기의 자동 이득 조절회로 및 방법
US5638409A (en) Data receiving device for reproducing a received symbol from a received data signal
WO1997030511A1 (en) Apparatus for generating timing signal for a digital television signal receiver
KR100609941B1 (ko) 결정 지향 위상 검출기
US5532755A (en) Apparatus for suppressing ghosts in signals modulating a carrier in quadrature phasing with a video carrier
US20050002474A1 (en) PAM radio signal receiver with phase-tracker succeeding adaptive FIR filtering and preceding adaptive IIR filtering
JP4224152B2 (ja) シンボルタイミング回復装置及び方法
JP2971028B2 (ja) ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路
JP3886159B2 (ja) タイミング復元システム
JPH1084396A (ja) クロック位相検出回路
WO2006025212A1 (ja) クロック再生回路
KR20030065082A (ko) 잔류측파대 방송신호 수신기의 반송파 복원장치 및 방법
KR970024912A (ko) Ntsc, vsb 및 qam 신호 등화기
JP3264896B2 (ja) 相異なる形態のテレビジョン信号を受信する同一ゴースト除去回路を用いたテレビジョン受信装置
KR20010074497A (ko) 심볼 부호 지시 위상 검출기
KR0181837B1 (ko) 등화기를 이용한 ntsc 색신호의 복조 장치
KR0169675B1 (ko) Qam 및 vsb 신호 결정 궤환 등화기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee