KR970024608A - Frequency conversion method and circuit of clock pulse - Google Patents

Frequency conversion method and circuit of clock pulse Download PDF

Info

Publication number
KR970024608A
KR970024608A KR1019950035860A KR19950035860A KR970024608A KR 970024608 A KR970024608 A KR 970024608A KR 1019950035860 A KR1019950035860 A KR 1019950035860A KR 19950035860 A KR19950035860 A KR 19950035860A KR 970024608 A KR970024608 A KR 970024608A
Authority
KR
South Korea
Prior art keywords
clock pulse
frequency
circuit
frequency conversion
input data
Prior art date
Application number
KR1019950035860A
Other languages
Korean (ko)
Other versions
KR0183747B1 (en
Inventor
송철호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035860A priority Critical patent/KR0183747B1/en
Publication of KR970024608A publication Critical patent/KR970024608A/en
Application granted granted Critical
Publication of KR0183747B1 publication Critical patent/KR0183747B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 클럭펄스(Clock pulse)의 주파수 변환방법 및 회로에 관한 것으로서, 적용될 주파수 범위에서 최대 주파수의 제1클럭 펄스(Clock pulse)를 발생시키는 클럭 펄스 발생기 ; 상기 제1클럭 펄스를 계수(Count)하여, 상기 계수값(Count value)이 입력 데이터와 같을 때마다 한 개의 제2클럭 펄스를 발생시키는 펄스 계수기 ; 및 상기 제2클럭 펄스의 주파수를 2분주시키는 2분주기 ; 를 포함한 것을 그 특징으로 하여, 적용 시스템의 마이크로프로세서에 의하여 해당 모터 제어기 (Motor controller)에 인가될 클럭 펄스의 주파수를 제어할 수 있음에 따라, 모터 제어기가 적용된 시스템의 생산성을 높일 수 있다.The present invention relates to a frequency conversion method and circuit of a clock pulse, the clock pulse generator for generating a first clock pulse (Clock pulse) of the maximum frequency in the frequency range to be applied; A pulse counter for counting the first clock pulse to generate a second clock pulse each time the count value is equal to input data; And a divider for dividing the frequency of the second clock pulse by two. Characterized in that it can be, by controlling the frequency of the clock pulse to be applied to the motor controller (Motor controller) by the microprocessor of the application system, it is possible to increase the productivity of the system to which the motor controller is applied.

Description

클럭 펄스위 주파수 변환방법 및 회로Frequency conversion method and circuit on clock pulse

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제1도는 본 발명에 따라서, 입력 데이터가 ‘4’인 경우의 주파수 변환방법을 나타낸 타이밍도,1 is a timing diagram showing a frequency conversion method when the input data is '4' according to the present invention;

제2도는 제1도의 주파수 변환방법을 구현하기 위한 회로도이다.2 is a circuit diagram for implementing the frequency conversion method of FIG.

Claims (7)

적용될 주파수 범위에서 최대 주파수의 제1 클럭 펄스(Clock pulse)를 발생시키는 단계 ; 상기 제1클럭 펄스를 계수(Count)하는 단계 ; 상기 계수값(Count value)이 입력 데이터와 같을 때마다 한 개의 제2클럭 펄스를 발생시키는 단계 ; 및 상기 제2클럭 펄스의 주파수를 2 분주시키는 단계 ; 를 포함한 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환방법.Generating a first clock pulse of maximum frequency in the frequency range to be applied; Counting the first clock pulse; Generating one second clock pulse each time the count value is equal to the input data; Dividing the frequency of the second clock pulse by two; Frequency conversion method of the clock pulse (Clock pulse), characterized in that it comprises a. 제1항에 있어서, 상기 제2클럭 펄스의 주파수는, 상기 제1클럭 펄스의 주파수가 상기 입력 데이터만큼 분주된 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환방법.The method of claim 1, wherein the frequency of the second clock pulse is divided by the input data. 제1항에 있어서, 상기 2분주된 클럭 펄스는, 그 ‘하이(High)’상태 및 ‘로우(Low)’상태의 길이가 서로 같은 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환방법.2. The method of claim 1, wherein the divided clock pulses have the same length of the 'high' state and the 'low' state. . 적용될 주파수 범위에서 최대 주파수의 제1클럭 펄스(Clock pulse)를 발생시키는 클럭 펄스 발생기 ; 상기 제1클럭펄스를 계수(Count)하여, 상기 계수값(Count value)이 입력 데이터와 같은 때 마다 한 개의 제2클럭 펄스를 발생시키는 펄스계수기 ; 및 상기 제2클럭 펄스의 주파수를 2분주시키는 2분주기 ; 를 포함한 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환회로.A clock pulse generator for generating a first clock pulse of maximum frequency in the frequency range to be applied; A pulse counter for counting the first clock pulse to generate one second clock pulse each time the count value is equal to input data; And a divider for dividing the frequency of the second clock pulse by two. Clock pulse frequency conversion circuit, characterized in that it comprises a. 제4항에 있어서, 상기 제2클럭 펄스의 주파수는, 상기 제1클럭펄스의 주파수가 상기 입력 데이터만큼 분주된 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환회로.The frequency conversion circuit of claim 4, wherein the frequency of the second clock pulse is divided by the input data. 제4항에 있어서, 상기 2분주된 클럭펄스는, 그 ‘하이(High)’상태 및 ‘로우(Low)’상태의 길이가 서로 같은 것을 그 특징으로 하는 클럭 펄스(Clock pulse)의 주파수 변환회로.5. The clock pulse frequency converting circuit of claim 4, wherein the divided clock pulses have the same length of the 'high' state and the 'low' state. . 제4항에 있어서, 상기 클럭펄스 발생기는, 크리스탈 발진기(Crystal Oscillator)인 것을 그 특징으로 하는 클럭펄스(Clock pulse)의 주파수 변환회로.5. The frequency converter circuit of claim 4, wherein the clock pulse generator is a crystal oscillator. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950035860A 1995-10-17 1995-10-17 Frequency conversion method of clock pulse KR0183747B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035860A KR0183747B1 (en) 1995-10-17 1995-10-17 Frequency conversion method of clock pulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035860A KR0183747B1 (en) 1995-10-17 1995-10-17 Frequency conversion method of clock pulse

Publications (2)

Publication Number Publication Date
KR970024608A true KR970024608A (en) 1997-05-30
KR0183747B1 KR0183747B1 (en) 1999-04-15

Family

ID=19430465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035860A KR0183747B1 (en) 1995-10-17 1995-10-17 Frequency conversion method of clock pulse

Country Status (1)

Country Link
KR (1) KR0183747B1 (en)

Also Published As

Publication number Publication date
KR0183747B1 (en) 1999-04-15

Similar Documents

Publication Publication Date Title
KR980006783A (en) Low cost phase locked motor control method and structure
KR880000880A (en) Comparator
KR970024608A (en) Frequency conversion method and circuit of clock pulse
KR920702095A (en) Digital Circuit Encoding Binary Information
EP1618660B1 (en) Enabling method to prevent glitches in waveform
KR100236083B1 (en) Pulse generator
KR970013766A (en) Synchronous Digital Frequency Synthesizer
KR940012090A (en) Clock divider
KR940020682A (en) Digital pulse width modulated signal generator
JPS5827527B2 (en) clock circuit
KR970008883A (en) Dead time generating circuit in inverter
SU1027714A1 (en) Parallel code-to-unit-counting code converter
SU1506504A2 (en) Frequency multiplier
JP2658126B2 (en) Input frequency generator
KR960020006A (en) Frequency Synthesis Circuit Using Digital Phase Fixed Loop
JPH01319323A (en) Clock generating circuit for microprocessor
JPH07129272A (en) Clock speed control circuit
JPS6259877A (en) Variable period pulse signal generating device
KR20010047164A (en) Dynamic pulse width modulation circuit
JPS58123387U (en) Clock synchronous motor drive circuit
KR900010440A (en) Phase conversion method of LCD driving voltage
KR930015329A (en) Phase accumulator
KR970018958A (en) Ultrasonic Motor Driving Signal Generator
KR970055546A (en) Frequency division circuit
JPH01251916A (en) Multiphase pulse generating circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041129

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee