KR970018958A - Ultrasonic Motor Driving Signal Generator - Google Patents

Ultrasonic Motor Driving Signal Generator Download PDF

Info

Publication number
KR970018958A
KR970018958A KR1019950033959A KR19950033959A KR970018958A KR 970018958 A KR970018958 A KR 970018958A KR 1019950033959 A KR1019950033959 A KR 1019950033959A KR 19950033959 A KR19950033959 A KR 19950033959A KR 970018958 A KR970018958 A KR 970018958A
Authority
KR
South Korea
Prior art keywords
signal
flip
driving
flop
output
Prior art date
Application number
KR1019950033959A
Other languages
Korean (ko)
Other versions
KR0157567B1 (en
Inventor
류영수
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950033959A priority Critical patent/KR0157567B1/en
Publication of KR970018958A publication Critical patent/KR970018958A/en
Application granted granted Critical
Publication of KR0157567B1 publication Critical patent/KR0157567B1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/10Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing rotary motion, e.g. rotary motors
    • H02N2/14Drive circuits; Control arrangements or methods

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

본 발명은 주파수, 듀티비, 위상차 등의 구동변수를 갖는 초음파모터의 정확한 구동을 위해 구동변수들을 디지탈 처리하여 구동신호를 발생하는 초음파모터 구동신호발생장치에 관한 것이다. 본 발명의 장치는 일정주파수의 클럭 신호를 발생하는 수정발진기와, 클럭신호를 정해진 구동주파수, 듀티비, 위상치에 상응하여 카운트하는 카운터수단과, 카운트신호의 상승에지에서 트리거작동하며, 정출력신호와 사인(sine) 형태의 구동파를 만들기 위해 상태 반전한 부출력신호를 발생하는 플립플롭수단과, 인접한 두 플립플롭 사이에서 발생되는 상반된 출력신호를 논리곱 연산하여 원하는 듀티비와 위상치를 가지며 동일한 주파수의 신호를 발생하는 논리곱연산수단, 및 논리곱연산수단에서 출력되는 4개의 신호를 조합, 증폭하여 초음파모터를 구동시키는 파워-전계효과트랜지스터와 변압기로 된 증폭수단으로 구성된다. 따라서, 본 발명은 초음파모터 구동변수들을 디지탈처리하여 원하는 듀티비와 위상치를 가지는 동일한 주파수의 구동신호를 발생하여 정확한 모터구동이 가능한 효과를 제공한다.The present invention relates to an ultrasonic motor driving signal generator for generating a driving signal by digitally processing the driving variables for accurate driving of an ultrasonic motor having driving variables such as frequency, duty ratio, phase difference, and the like. The apparatus of the present invention comprises a crystal oscillator for generating a clock signal of a constant frequency, a counter means for counting the clock signal in accordance with a predetermined driving frequency, duty ratio, and phase value, and a trigger operation at a rising edge of the count signal. A flip-flop means for generating a state-inverted sub-output signal to generate a signal and a sine-type driving wave, and a desired duty ratio and phase value by performing an AND operation on the opposite output signals generated between two adjacent flip-flops. Logic multiplication means for generating a signal of the same frequency, and a power-field effect transistor and a transformer means for driving the ultrasonic motor by combining and amplifying four signals output from the logical multiplication operation means. Accordingly, the present invention provides an effect capable of accurate motor driving by digitally processing the ultrasonic motor driving variables to generate a driving signal of the same frequency having a desired duty ratio and phase value.

Description

초음파모터 구동신호발생장치Ultrasonic Motor Driving Signal Generator

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 종래의 초음파모터 구동신호발생장치를 나타낸 구성도1 is a block diagram showing a conventional ultrasonic motor drive signal generator

제2도는 본 발명의 바람직한 실시예에 따른 초음파모터 구동신호발생장치를 나타내는 구성도2 is a block diagram showing an ultrasonic motor driving signal generator according to a preferred embodiment of the present invention

Claims (5)

초음파모터의 구동신호를 발생하기 위한 장치에 있어서, 안정된 특정주파수를 갖는 클럭펄스파를 발생하는 수정발진기; 상기 수정발진기에서 발생되는 클럭신호를 카운트하여 원하는 구동주파수의 일정배의 주파수에 상응하는 카운트신호와, 2개의 구동신호 사이의 위상차에 상응하는 카운트신호, 및 2개의 구동신호의 듀티비에 상응하는 카운트신호들을 가각 출력하는 카운트수단; 상기 카운트수단으로부터 인가되는 카운트신호들의 소정에지에서 트리거동하여 제1신호를 출력하고, 제1신호를 상태반전한 제2신호를 출력하는 4개의 플립플롭으로 된 플립플롭수단; 상기 플립플롭수단의 두 플립플롭들 사이의 제1신호와 제2신호를 교차하는 논리곱연산하여 원하는 구동주파수를 갖는 제1펄스신호와, 제1펄스에 대한 원하는 듀티비를 갖는 제2펄스신호와, 제1펄스에 대한 동일 주파수를 갖으며 서로 다른 원하는 위상차를 갖는 제3펄스신호, 및 제3펄스신호에 대한 원하는 듀티비를 갖는 제4펄스신호를 출력하는 4개의 논리곱 소자로 된 논리곱연산수단; 및 상기 논리곱연산수단으로부터 인가되는 4개의 펄스신호를 조합하고 증폭하여 2개의 구동신호를 상기 초음파모터에 인가하는 증폭수단을 포함하는 초음파모터 구동신호발생장치.An apparatus for generating a drive signal of an ultrasonic motor, comprising: a crystal oscillator for generating a clock pulse wave having a stable specific frequency; The clock signal generated by the crystal oscillator is counted to correspond to a frequency of a predetermined multiple of a desired driving frequency, a count signal corresponding to a phase difference between two driving signals, and a duty ratio of two driving signals. Count means for separately outputting count signals; Four flip-flop means for outputting a first signal by triggering at a predetermined edge of the count signals applied from said count means, and outputting a second signal in which the first signal is inverted state; A first pulse signal having a desired driving frequency and a second pulse signal having a desired duty ratio with respect to the first pulse by performing an AND operation intersecting the first signal and the second signal between the two flip-flops of the flip-flop means. And logic of four logical AND elements for outputting a third pulse signal having the same frequency with respect to the first pulse and having a different desired phase difference, and a fourth pulse signal having a desired duty ratio with respect to the third pulse signal. Multiplication means; And amplifying means for combining and amplifying four pulse signals applied from the logical product operation means and applying two driving signals to the ultrasonic motor. 제1항에 있어서, 상기 수정발진기와 상기 카운트수단 사이에는 클럭신호를 입력받아 완충시켜 출력하는 버퍼가 연결되는 것을 특징으로 하는 초음파모터 구동신호발생장치.The ultrasonic motor driving signal generator according to claim 1, wherein a buffer is formed between the crystal oscillator and the counting means to receive and buffer a clock signal. 제1항 또는 제2항에 있어서, 상기 카운트수단은 입력되는 클럭신호를 카운트하여 원하는 구동주파수의 2배의 주파수에 상응하는 카운트신호를 출력하고, 카운트 개시로부터 일정시간 후에 제1듀티카운터와 위상카운터를 동작 시키는 주카운터; 상기 주카운터에 의해 동작하며, 입력되는 클럭신호를 카운트하여 2개의 구동신호중 원하는 하나의 구동신호의 듀티비에 상응하는 카운트신호를 출력하는 제1듀티카운터; 상기 주카운터에 의해 동작하며, 입력되는 클럭신호를 카운트하여 2개의 구동신호 사이의 원하는 위상차에 상응하는 카운트신호를 출력하고, 카운트개시로부터 일정시간 후에 제2듀티카운터를 동작시키는 위상카운터; 및 상기 위상카운터에 의해 동작하며, 입력되는 클럭신호를 카운트하여 2개의 구동신호중 원하는 다른 하나의 구동신호의 듀티비에 상응하는 카운트신호를 출력하는 제2듀티카운터로 이루어진 것을 특징으로 하는 초음파모터 구동신호발생장치.3. The counting device according to claim 1 or 2, wherein the counting means counts an input clock signal and outputs a count signal corresponding to a frequency twice the desired driving frequency, and the phase is in phase with the first duty counter after a predetermined time from the start of counting. A main counter for operating the counter; A first duty counter operated by the main counter and counting an input clock signal and outputting a count signal corresponding to a duty ratio of one desired driving signal among two driving signals; A phase counter operated by the main counter, counting an input clock signal to output a count signal corresponding to a desired phase difference between two driving signals, and operating a second duty counter after a predetermined time from the start of counting; And a second duty counter operated by the phase counter and counting an input clock signal and outputting a count signal corresponding to the duty ratio of another desired driving signal among two driving signals. Signal generator. 제3항에 있어서, 상기 플립플롭수단은 상기 주카운터의 카운트신호의 상승에지에서 정출력단을 통해 트리거출력을 하고, 부출력단을 통해 반전된 트리거출력 하는 제1플립프롭; 상기 제1듀티카운터의 카운트신호의 상승에지에서 정출력단을 통해 트리거출력을 하고, 부출력단을 통해 반전된 트릭출력을 하는 제2플립프롭; 상기 위상카운터의 카운트신호의 상승에지에서 정출력단을 통해 트리거출력을 하고, 부출력단을 통해 반저된 트리거출력을 하는 제3플립플롭; 및 상기 제2듀티카운터의 카운트신호의 상승에지에서 정출력단을 통해 트리거출력을 하고, 부출력단을 통해 반전된 트리거출력을 하는 제4플립프롭으로 이루어진 것을 특징으로 하는 초음파모터 구동신호발생장치.4. The apparatus of claim 3, wherein the flip-flop means comprises: a first flip-flop for generating a trigger output through a positive output terminal at a rising edge of the count signal of the main counter and inverting the trigger output through a sub-output terminal; A second flip-flop that outputs a trigger through a positive output stage at a rising edge of the count signal of the first duty counter and inverts a trick output through a sub-output stage; A third flip-flop that outputs a trigger through a positive output stage at a rising edge of the count signal of the phase counter, and performs a triggered output through a sub-output stage; And a fourth flip-flop that generates a trigger output through the positive output terminal at the rising edge of the count signal of the second duty counter and inverts the trigger output through the negative output terminal. 제4항에 있어서, 상기 논리곱연산수단은 상기 제1플립플롭의 정출력단과 상기 제2플립플롭의 부출력단 사이에 연결되어 두 출력신호를 논리곱연산하여 원하는 구동주파수와 듀티비로 분주된 형태의 제1펄스신호를 출력하는 제1논리곱소자; 상기 제1플립플롭의 부출력단과 상기 제2플립플롭의 정출력단 사이에 연결되어 두 출력신호를 논리곱연산하여 상기 제1논리곱소자에서 출력되는 제1펄스신호에 대해 위상차가 180°형태인 제2펄스신호를 출력하는 제2논리곱소자; 상기 제3플립플롭의 정출력단과 상기 제4플립플롭의 부출력단 사이에 연결되어 두 출력신호를 논리곱연산하여 상기 제1논리곱소자에서 출력되는 제1펄스신호에 대해 원하는 위상차를 가지는 형태의 제3펄스신호를 출력하는 제3논리곱소자; 및 상기 제3플립플롭의 부출력단과 상기 제4플립플롭의 정출력단 사이에 연결되어 두 출력신호를 논리곱연산하여 상기 제3논리곱소자에서 출력되는 제3펄스신호에 대해 위상차가 180°형태인 제4펄스신호를 출력하는 제4논리곱소자로 이루어진 것을 특징으로 하는 초음파모터 구동신호발생장치.5. The method of claim 4, wherein the logical product operation means is connected between the positive output terminal of the first flip-flop and the sub-output terminal of the second flip-flop, and logically computes two output signals and divides them at a desired driving frequency and duty ratio. A first logical element for outputting a first pulse signal of; The phase difference is 180 degrees with respect to the first pulse signal outputted from the first logical element by logically multiplying two output signals by being connected between the negative output terminal of the first flip flop and the positive output terminal of the second flip flop. A second logical product for outputting a second pulse signal; It is connected between the positive output terminal of the third flip-flop and the sub-output terminal of the fourth flip-flop and logically computes two output signals to have a desired phase difference with respect to the first pulse signal output from the first logical element. A third logical element for outputting a third pulse signal; And a phase difference of 180 ° with respect to the third pulse signal outputted from the third logical element by performing an AND operation on the two output signals connected between the negative output terminal of the third flip flop and the positive output terminal of the fourth flip flop. Ultrasonic motor drive signal generator, characterized in that consisting of a fourth logic element for outputting a fourth pulse signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950033959A 1995-09-30 1995-09-30 Driving signal generating apparatus of ultrasonic motor KR0157567B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033959A KR0157567B1 (en) 1995-09-30 1995-09-30 Driving signal generating apparatus of ultrasonic motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033959A KR0157567B1 (en) 1995-09-30 1995-09-30 Driving signal generating apparatus of ultrasonic motor

Publications (2)

Publication Number Publication Date
KR970018958A true KR970018958A (en) 1997-04-30
KR0157567B1 KR0157567B1 (en) 1998-12-15

Family

ID=19429228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033959A KR0157567B1 (en) 1995-09-30 1995-09-30 Driving signal generating apparatus of ultrasonic motor

Country Status (1)

Country Link
KR (1) KR0157567B1 (en)

Also Published As

Publication number Publication date
KR0157567B1 (en) 1998-12-15

Similar Documents

Publication Publication Date Title
KR940003178A (en) Pulse generator
KR930014239A (en) Display
KR910008964A (en) Frequency division circuits where the division ratio can be changed
US4034303A (en) Electronic pulse generating circuit for eliminating spike pulses
KR970018958A (en) Ultrasonic Motor Driving Signal Generator
KR970055240A (en) Frequency multiplying device of clock input signal and its construction method
KR960018829A (en) Method and apparatus for generating internal clock signal from system clock
KR960008476A (en) Microcomputer reset device
CH613356B (en) TIME HOLDING DEVICE WITH AN ELECTRONICALLY CONTROLLED DRIVE SYSTEM.
KR940003181A (en) Edge detection and pulse generator circuit of digital signal
KR970007773A (en) Plasma Display Panel Drive
KR100237163B1 (en) Chattering generating circuit
KR970008883A (en) Dead time generating circuit in inverter
KR970013712A (en) Pulse signal delay and pulse variable width device
RU1803980C (en) Displacement/code converter
KR900002245A (en) 4-head switching pulse generator
RU1824671C (en) Pulse delay unit
JPH045037Y2 (en)
JP2743407B2 (en) Clock pulse generation circuit
KR970024608A (en) Frequency conversion method and circuit of clock pulse
KR940023017A (en) Digital Pulse Generator
JPH01116815A (en) Clock switching circuit
JPH05299979A (en) Pulse generating circuit and pulse width measuring circuit
KR970008892A (en) Logic Circuit for Sensorless Motor Drive Circuit
KR960025760A (en) Charge pump circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080627

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee