KR970023851A - 반도체 디바이스의 금속 배선 형성 방법 - Google Patents

반도체 디바이스의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR970023851A
KR970023851A KR1019950034957A KR19950034957A KR970023851A KR 970023851 A KR970023851 A KR 970023851A KR 1019950034957 A KR1019950034957 A KR 1019950034957A KR 19950034957 A KR19950034957 A KR 19950034957A KR 970023851 A KR970023851 A KR 970023851A
Authority
KR
South Korea
Prior art keywords
tungsten
sih
reduction reaction
reduction
semiconductor device
Prior art date
Application number
KR1019950034957A
Other languages
English (en)
Inventor
박지순
윤여철
최길현
김병준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950034957A priority Critical patent/KR970023851A/ko
Publication of KR970023851A publication Critical patent/KR970023851A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 CVD 블랭킷(Blanket) 텅스텐은 사용하여 반도체 디바이스의 금속배선을 형성하는 방법에 관한 것으로서, SiH4환원반응으로 텅스텐 증착을 하는 제1단계와 H2환원반응으로 텅스텐 증착을 하는 제2단계 및 SiH4환원반응으로 텅스텐 증착을 하는 제3단계의 세 단계를 기본으로 하고, 상기 기본 세 단계에 H2환원반응과 SiH4환원반응을 반복적으로 적용하는 다단계 진행을 특징으로 한다.
본 발명에 의하면 텅스텐 증착시 SiH4환원반응과 H2환원반응 각각의 반응 특성을 이용하여 다단계 방법으로 텅스텐을 증착함으로써, CVD Blanket 텅스텐의 표면 거칠기를 완화시켜 포토레지스트의 접착(adhesion) 향상 및 정렬 노광시의 난반사 문제를 감소시켜 양호한 에치 프로파일(etch profile)을 얻을 수 있다.

Description

반도체 디바이스의 금속 배선 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 내지 제2D도는 본 발명에 의한 3단계 환원반응 방법으로 텅스텐을 증착하는 과정은 도시한 도면.

Claims (4)

  1. CVD 블랭킷(Blanket) 텅스텐을 사용하여 반도체 디바이스의 금속배선을 형성하는 방법에 있어서, SiH4환원반응으로 텅스텐 증착을 하는 제1단계와 H2환원반응으로 텅스텐 증착을 하는 제2단계 및 SiH4환원반응으로 텅스텐 증착을 하는 제3단계의 세 단계를 기본으로 하고, 상기 기본 세 단계에 H2환원반응과 SiH4환원반응을 반복적으로 추가 적용하는 다단계 진행을 특징으로 하는 반도체 디바이스의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 다단계 진행의 최종 단계는 SiH4환원반응으로 진행됨을 특징으로 하는 반도체 제조 방법.
  3. 제1항에 있어서, 상기 H2환원반응 단계는 양호한 단차 도포성 특성을 얻기 위해 전체 증착 두께의 1/3이상이 증착되도록 진행됨을 특징으로 하는 반도체 디바이스의 금속배선 형성방법.
  4. 제2항에 있어서, 상기 제3단계의 SiH4환원반응은 텅스텐 증착이 기본이며, SiH4와 WF6의 개스 유량비를 통해 텅스텐 실리사이드 증착으로 진행됨을 특징으로 하는 반도체 디바이스의 금속배선 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034957A 1995-10-11 1995-10-11 반도체 디바이스의 금속 배선 형성 방법 KR970023851A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034957A KR970023851A (ko) 1995-10-11 1995-10-11 반도체 디바이스의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034957A KR970023851A (ko) 1995-10-11 1995-10-11 반도체 디바이스의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR970023851A true KR970023851A (ko) 1997-05-30

Family

ID=66582491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034957A KR970023851A (ko) 1995-10-11 1995-10-11 반도체 디바이스의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR970023851A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101200A (ko) * 2017-03-03 2018-09-12 주식회사 잉크테크 미세 회로 형성방법 및 에칭액 조성물

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180101200A (ko) * 2017-03-03 2018-09-12 주식회사 잉크테크 미세 회로 형성방법 및 에칭액 조성물

Similar Documents

Publication Publication Date Title
TW429477B (en) Tungsten layer formation method for semiconductor device and semiconductor device using the same
US6503822B2 (en) Methods for insitu plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
WO2000075964A3 (en) Method of fabricating semiconductor device employing copper interconnect structure
TW200508805A (en) Arc layer for semiconductor device
KR970023851A (ko) 반도체 디바이스의 금속 배선 형성 방법
KR940010214A (ko) 반도체 소자의 금속콘택 형성방법
KR950004499A (ko) 반도체 장치의 금속배선 형성방법
JP2829143B2 (ja) 半導体装置の製造方法
JP2684960B2 (ja) 半導体装置の製造方法
KR970052243A (ko) 반도체 소자의 금속배선 형성 방법
KR100341247B1 (ko) 반도체소자의제조방법
KR970052389A (ko) 반도체 장치의 콘택홀 형성방법
KR970052268A (ko) 금속배선 형성 방법
KR940001277A (ko) 반도체장치의 제조방법
JPH05226282A (ja) タングステン膜の形成方法
KR970018073A (ko) 텅스텐 폴리사이드 게이트 전극 형성 방법
KR19990004676A (ko) 반도체 소자의 금속 배선 및 그 제조방법
KR970052431A (ko) 반도체 소자의 금속배선 형성방법
JPH04125923A (ja) Cvdタングステン膜の形成方法
KR970018038A (ko) 고집적 반도체장치의 배선형성방법
KR20030096765A (ko) 감광막 패턴의 미세 선폭 구현을 위한 난반사 방지막 제조방법
KR970030654A (ko) 반도체 소자의 금속 배선 제조방법
KR980005549A (ko) 반도체 소자의 장벽 금속막 형성 방법
KR970023837A (ko) 게이트 절연막의 제조 방법
KR940008015A (ko) 알루미늄 합금 배선 평탄화 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination