KR970022756A - 고속동작을 하기 위한 기입 리커버리 방법 - Google Patents
고속동작을 하기 위한 기입 리커버리 방법 Download PDFInfo
- Publication number
- KR970022756A KR970022756A KR1019950033819A KR19950033819A KR970022756A KR 970022756 A KR970022756 A KR 970022756A KR 1019950033819 A KR1019950033819 A KR 1019950033819A KR 19950033819 A KR19950033819 A KR 19950033819A KR 970022756 A KR970022756 A KR 970022756A
- Authority
- KR
- South Korea
- Prior art keywords
- write
- data lines
- high speed
- recovery method
- speed operation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야
반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
지연시간을 제거하여 고속동작을 수행할 수 있는 기입 리커버리 방법을 제공함에 있다.
3. 발명의 해결방법의 요지
토글링하는 기입 인에이블신호에 따라 기입동작을 수행하는 제1과정과, 상기 기입동작의 종료를 알리는 종료 펄스에 응답하여 상기 센스앰프가 인에이블되고, 이어 데이터라인들을 프로치아지 및 등화시킨 후 독출동작을 수행하는 제2과정을 구비하는 것을 요지로 하다.
4. 발명의 중요한 용도
고집적 반도체 메모리 장치에 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따라 구성된 개략적인 블럭도.
제4도는 본 발명과 종래의 발명에 대한 출력 시뮬레이션 파형도.
Claims (1)
- 행과 열의 매트릭스형태로 배열된 복수개의 메모리 쎌들과, 상기 열방향으로 배열된 메모리 쎌들과 접속된 복수개의 비트라인드로가, 상기 복수개의 비트라인들과 각각 접속된 복수개의 데이터라인들과, 상기 복수개의 데이터라인들과 각각 접속된 복수개의 센스앰프를 가지는 반도체 메모리 장치에서 기입 리커버리하는 방법에 있어서 ; 토글링하는 기입 인에이블신호에 따라 기입동작을 수행하는 제1과정과, 상기 기입동작의 종료를 알리는 종료펄스에 응답하여 상기 센스앰프가 인에이블되고, 이어 데이터라인들을 프리차아지 및 등화시킨 후 독출동작을 수행하는 제2과정을 구비함을 특징으로 하는 기입 리커버리방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033819A KR0172357B1 (ko) | 1995-10-04 | 1995-10-04 | 고속 동작을 하기 위한 기입 리커버리 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033819A KR0172357B1 (ko) | 1995-10-04 | 1995-10-04 | 고속 동작을 하기 위한 기입 리커버리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970022756A true KR970022756A (ko) | 1997-05-30 |
| KR0172357B1 KR0172357B1 (ko) | 1999-03-30 |
Family
ID=19429129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950033819A KR0172357B1 (ko) | 1995-10-04 | 1995-10-04 | 고속 동작을 하기 위한 기입 리커버리 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172357B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500941B1 (ko) * | 1997-12-11 | 2005-10-06 | 주식회사 하이닉스반도체 | 리커버리 동작을 제어하기 위한 반도체 메모리 장치 |
-
1995
- 1995-10-04 KR KR1019950033819A patent/KR0172357B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500941B1 (ko) * | 1997-12-11 | 2005-10-06 | 주식회사 하이닉스반도체 | 리커버리 동작을 제어하기 위한 반도체 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172357B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010519A (ko) | 반도체 메모리 회로장치 | |
| KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
| KR890008841A (ko) | 반도체 기억장치 | |
| JPH04184789A (ja) | 半導体記憶装置 | |
| KR970029803A (ko) | 반도체 메모리장치의 프리차지 회로 | |
| KR920001549A (ko) | 반도체기억장치 및 그 독출, 기록, 동작방법 | |
| KR950020729A (ko) | 램의 컬럼 액세스를 가속하기 위한 데이타 버스 구조 | |
| KR940007884A (ko) | 반도체 장치 | |
| KR910013274A (ko) | 이중 포트 dram 및 그 동작 방법 | |
| KR860003604A (ko) | 반도체 메모리 장치 | |
| KR960015587A (ko) | 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법 | |
| KR940007885A (ko) | 반도체 기억장치 | |
| KR920020499A (ko) | 반도체 기억 장치 | |
| KR910010530A (ko) | 램 테스트시 고속 기록회로 | |
| KR920006983A (ko) | 저잡음 감지 구조를 가진 반도체 메모리 장치 | |
| KR970017658A (ko) | 싸이클시간을 감소시키기 위한 반도체 메모리 장치 | |
| KR970022756A (ko) | 고속동작을 하기 위한 기입 리커버리 방법 | |
| KR970012694A (ko) | 고속 판독 반도체 메모리 | |
| KR920022306A (ko) | 메모리장치의 입출력 라인프리차아지 방법 | |
| KR950020127A (ko) | 반도체 기억 회로 제어 방법 | |
| KR950006856A (ko) | 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로 | |
| KR970059911A (ko) | 리프레쉬 기능이 없는 dram 구성의 캐쉬 메모리 장치 | |
| KR970706577A (ko) | 메모리 시스템내의 페이지 액세스 및 블록전송을 개선하는 회로, 시스템 및 방법(circuits, systems and methods for improving page accesses and block transfers in a memory system) | |
| KR880014569A (ko) | 반도체 기억장치 | |
| KR950009729A (ko) | 반도체 메모리 장치 및 데이타 판독 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |