KR970018563A - 반도체 장치의 커패시터 및 그 제조방법 - Google Patents
반도체 장치의 커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970018563A KR970018563A KR1019950030682A KR19950030682A KR970018563A KR 970018563 A KR970018563 A KR 970018563A KR 1019950030682 A KR1019950030682 A KR 1019950030682A KR 19950030682 A KR19950030682 A KR 19950030682A KR 970018563 A KR970018563 A KR 970018563A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive material
- capacitor
- layer
- cavity
- layers
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract 11
- 238000004519 manufacturing process Methods 0.000 title claims 5
- 239000004020 conductor Substances 0.000 claims abstract 18
- 238000003860 storage Methods 0.000 claims abstract 10
- 239000000758 substrate Substances 0.000 claims abstract 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract 5
- 239000003989 dielectric material Substances 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims 22
- 239000011810 insulating material Substances 0.000 claims 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
스토리지전극, 유전체막 및 플레이트 전극을 포함하는 3차원 구조의 반도체장치의 커패시터를 개시한다. 상기 스토지리 전극은 반도체기판상에 접속된 하부와, 소정의 크기의 직사각형 모양인 제1도전물질이 여러층으로 되어 양단에서는 서로 연결되어 있지만 양단이외는 서로 분리되어 사이사이에 공동이 형성되어 있는 상부로 구성되어 있으며, 상기 플레이트 전극은, 상기 공동에서 유전물질을 사이에 개재하고 제1도전물질이 각 공동에 끼어져 층층으로 구성되어 상기 스토리지 층들이 상호 연결된 지점에 수직한 방향에서 각층이 연결된 하부와 기판 전면에 증착된 상부로 플레이트 전극을 구성하는 것을 특징으로 하는 반도체장치의 커패시터를 제공한다. 본 발명에 의하면, 다층의 절연막, 예컨대 실리콘 산화막을 사용하여 비트라인 방향으로 스토리지 전극을 형성하고 워드라인 방향으로 플레이트 전극을 형성하므로써 새로운 3차원 구조의 커패시터 구조를 이용하게 되어 수배의 충전용량을 확보할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도와 제2b도는 상기 제 1a도의 도면에서 X축 방향과 Y축 방향의 절단선을 통해 나타낸 커패시터의 단면도이다.
Claims (6)
- 스토리지전극, 유전체막 및 플레이트 전극을 포함하는 반도체장치의 커패시터에 있어서, 상기 스토지리 전극은, 반도체기판상에 접속된 하부와, 소정의 크기의 직사각형 모양인 제1도전물질이 여러층으로 되어 양단에서는 서로 연결되어 있지만 양단이외는 서로 분리되어 사이사이에 공동이 형성되어 있는 상부로 구성되어 있으며, 상기 플레이트 전극은, 상기 공동에서 유전물질을 사이에 개재하고 제2도전물질이 각 공동에 끼어져 층층으로 구성되어 상기 스토리지 층들이 상호 연결된 지점에 수직한 방향에서 각층이 연결된 하부와 기판 전면에 증착된 상부로 플레이트 전극을 구성하는 것을 특징으로 하는 반도체장치의 커패시터.
- 제1항에 있어서, 상기 제1도전물질 및 상기 제2도전물질의 도전층의 두께가 500~5000Å 범위인 것을 특징으로 하는 반도체장치의 커패시터.
- 반도체장치의 커패시터 제조방법에 있어서, 실리콘 기판에 통상적인 반도체 제조방법으로 하부 구조가 완성된 후, 층간 절연막 상에 에치 스톱퍼(etch stoppe)층을 형성하는 단계; 상기 결과물인 적층된 층들의 소정부위를 차례로 식각하여 상기 트랜지스터의 소오스영역상의 전극을 노출시키는 커패시터 콘택홀을 형성하는 단계; 상기 커패시터 콘택홀의 내측 및 상기 에치 스톱퍼상에 형성되고 상기 전극의 일단부에 접속되는 커패시터의 제1도전물질의 제1도전층을 침적하는 단계; 상기 제1 도전층 상에 제1절연물질의 제1절연막을 형성하는 단계; 상기 결과물상에 제1 도전물질의 제2 도전층 및 제1 절연물질의 제1 절연막을 교대로 적어도 1회 이상 형성하는 단계; 상기 제1도전물질과 제1절연물질을 워드라인 방향의 직선 모양으로 패터닝하여 에치 스톱퍼층까지 식각하는 단계; 상기 결과물을 직사각형 모양으로 패터닝하여 에치 스톱퍼층까지 식각하여 각 셀 단위로 한정된 스토리지 패턴을 형성하는 단계; 상기와 같이 제조된 스토리지 구조의 상기 제1도전물질 층간의 제1절연물질을 제거하여 제1도전물질 층간에 공동을 형성하는 단계; 상기 제1도전물질 층간의 공동의 내측벽 및 제1도전물질층 외벽측에 커패시터 유전막을 형성하는 단계; 및 상기 결과물 전면에 제1도전물질을 형성하여 상기 커패시터 유전막을 사이에 개재하고 각 공동에 상기 제1도전물질이 끼어져 층층으로 구성되고 상기 제1도전물질의 스토리지 층들이 상호 연결된 지점에 수직한 방향에서 상기 제1도전물질의 각층이 연결된 플레이트 전극 하부와 기판 전면에 형성된 플레이트 전극 상부를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 제1 절연물질인 실리콘 산화막은 희석 불산(HF)용액 및 완충 산화층 에천트(BOE) 중 어느 하나를 사용하여 습식식각으로 상기 제1도전물질 층간의 공동을 형성하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 실리콘 산화막은 500~3000Å두께로 형성하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
- 제3항에 있어서, 상기 커패시터의 유전막을 실리콘질화막/실리콘산화막 구조로 형성시 실리콘질화막(Si3N4)을 60Å으로 하고 실리콘산화막(SiO2)은 20Å두께로 형성하는 것을 특징으로 하는 반도체장치의 커패시터 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030682A KR0155883B1 (ko) | 1995-09-19 | 1995-09-19 | 반도체 장치의 커패시터 및 그 제조방법 |
| JP8225455A JPH09116116A (ja) | 1995-09-19 | 1996-08-27 | 半導体装置のキャパシター及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030682A KR0155883B1 (ko) | 1995-09-19 | 1995-09-19 | 반도체 장치의 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018563A true KR970018563A (ko) | 1997-04-30 |
| KR0155883B1 KR0155883B1 (ko) | 1998-10-15 |
Family
ID=19427200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950030682A KR0155883B1 (ko) | 1995-09-19 | 1995-09-19 | 반도체 장치의 커패시터 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09116116A (ko) |
| KR (1) | KR0155883B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19842704C2 (de) * | 1998-09-17 | 2002-03-28 | Infineon Technologies Ag | Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform |
| KR101963209B1 (ko) | 2018-09-10 | 2019-03-28 | (주)유천써모텍 | 압축기의 증발온도 제어가 가능한 지열 냉난방 시스템 |
-
1995
- 1995-09-19 KR KR1019950030682A patent/KR0155883B1/ko not_active IP Right Cessation
-
1996
- 1996-08-27 JP JP8225455A patent/JPH09116116A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR0155883B1 (ko) | 1998-10-15 |
| JPH09116116A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5102820A (en) | Manufacturing method for semiconductor memories | |
| KR930007192B1 (ko) | 디램셀의 적층형캐패시터 및 제조방법 | |
| JPH0878632A (ja) | 半導体装置のキャパシタ製造方法 | |
| KR930008583B1 (ko) | 스택캐패시터 및 그 제조방법 | |
| KR960003498B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR970018563A (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| JPH02263467A (ja) | メモリ装置 | |
| JPH02260454A (ja) | メモリ装置の製造方法 | |
| JPH0240949A (ja) | メモリ装置 | |
| KR100442782B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR970000976B1 (ko) | 스택 캐패시터 제조방법 | |
| KR100204019B1 (ko) | 반도체 소자의 전하 저장 전극 형성 방법 | |
| KR100340907B1 (ko) | 캐패시터 형성방법 | |
| JP2893913B2 (ja) | 半導体メモリ | |
| KR0161874B1 (ko) | 커패시터 제조방법 | |
| KR100235895B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR960008531B1 (ko) | 적층형 캐패시터 제조방법 | |
| KR960006721B1 (ko) | 스택 캐패시터 제조방법 | |
| KR960003859B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960013641B1 (ko) | 디램셀의 저장전극 제조방법 | |
| KR100265992B1 (ko) | 반도체 장치의 캐패시터 전극 제조방법 | |
| KR960005255B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR930006980B1 (ko) | 디램셀의 캐패시터 및 제조방법 | |
| JPH03136272A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |