KR970018363A - Locus and trench combination device isolation method of semiconductor device - Google Patents

Locus and trench combination device isolation method of semiconductor device Download PDF

Info

Publication number
KR970018363A
KR970018363A KR1019950029840A KR19950029840A KR970018363A KR 970018363 A KR970018363 A KR 970018363A KR 1019950029840 A KR1019950029840 A KR 1019950029840A KR 19950029840 A KR19950029840 A KR 19950029840A KR 970018363 A KR970018363 A KR 970018363A
Authority
KR
South Korea
Prior art keywords
film
layer
buffer
device isolation
etching
Prior art date
Application number
KR1019950029840A
Other languages
Korean (ko)
Other versions
KR0161434B1 (en
Inventor
김윤기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950029840A priority Critical patent/KR0161434B1/en
Publication of KR970018363A publication Critical patent/KR970018363A/en
Application granted granted Critical
Publication of KR0161434B1 publication Critical patent/KR0161434B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Abstract

공정이 단순하고 제조원가를 감소할 수 있는 새로운 로커스와 트랜치 조합형 소자분리 방법이 포함되어 있다. 본 발명은 필드산화막이 얇아지는 효과(Fileld Oxide Thinning Effect)를 이용하여, 1회의 사진공정만으로 메모리 셀내의 가장 미세영역인 BC와 BC사이 영역만을 트랜치로 소자분리하고, 나머지 영역은 모두 로커스로 소자분리하는 것을 특징으로 한다. 본 발명은 1회의 사진공정만을 사용하므로, 공정이 단순화된 소자분리를 형성할 수 있고 제조원가 감소의 잇점이 있다.New locus and trench combination device isolation methods are included to simplify the process and reduce manufacturing costs. The present invention utilizes the File Oxide Thinning Effect to separate the devices between the BC and BC, which are the finest areas in the memory cell, in a single photolithography process. It is characterized by separating. Since the present invention uses only one photo process, the process can form simplified device isolation and has the advantage of reduced manufacturing cost.

Description

반도체 장치의 로커스와 트랜치 조합형 소자분리 방법Locus and trench combination device isolation method of semiconductor device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도 내지 제11도는 본 발명의 제1실시예에 의한 반도체장치의 로커스와 트랜치 조합형 소자분리 방법을 나타내는 도면이다.2 to 11 are diagrams showing a locus and trench combination device isolation method of a semiconductor device according to a first embodiment of the present invention.

Claims (14)

반도체장치의 소자분리방법에 있어서, 실리콘기판의 전면에 통상의 소자분리 방법으로 버퍼막을 형성하는 공정; 상기 버퍼막을 사진 및 식각공정에 의해 식각하여, 비활성영역을 오픈시키고 버퍼막 패턴을 형성하는 공정; 상기 결과물의 전면에 절연막을 침적하는 공정; 상기 결과물을 산화하여 필드산화막을 형성하거나, 또는 필드산화막 형성전에 상기 절연막을 식각하여 버퍼막측에 스페이서를 형성한 후, 필드산화막을 형성하는 공정; 상기 필드산화막을 일정두께 에치백하여 소자분리의 가장 미세한 부분인 BC(Buried Contact)와 BC사이 영역을 오픈시키는 공정; 상기 결과물의 오픈된 BC와 BC사이 영역에만 트랜치를 형성하는 공정; 상기 트랜치를 필링시키는 공정; 상기 버퍼막 패턴을 식각공정에 의해 제거되는 공정을 포함하는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.A device isolation method for a semiconductor device, comprising: forming a buffer film on a front surface of a silicon substrate by a conventional device isolation method; Etching the buffer film by a photo and etching process to open the inactive region and form a buffer film pattern; Depositing an insulating film on the entire surface of the resultant product; Oxidizing the resultant to form a field oxide film, or etching the insulating film to form a spacer on the buffer film side before forming the field oxide film, and then forming a field oxide film; Etching back the field oxide film to a predetermined thickness to open a region between BC and the BC, the finest part of device isolation; Forming a trench only in the region between the open BC and BC of the resultant; Filling the trench; And a process of removing the buffer layer pattern by an etching process. 제1항에 있어서, 상기 소자분리방법이 로커스(Local Oxidation of Silicon, LOCOS) 및 세폭스(Selective Poly Oxidation, SEPOX)중에서 한가지 방법인 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1, wherein the device isolation method is one of a local oxide of silicon (LOCOS) and a selective poly oxide (SEPOX). 제1항에 있어서, 상기 버퍼막이 패드산화막, 질화막에 의해 순차적으로 형성되거나, 또는 패드산화막, 폴리실리콘 및 질화막에 의해 순차적으로 형성되는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1, wherein the buffer layer is sequentially formed by a pad oxide layer and a nitride layer, or is formed sequentially by a pad oxide layer, a polysilicon layer, and a nitride layer. 제3항에 있어서, 상기 패드산화막을 열산화방법으로 성장시키고, 상기 질화막을 저압화학기상증착법으로 적층시키는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.4. The method according to claim 3, wherein the pad oxide film is grown by a thermal oxidation method and the nitride film is laminated by a low pressure chemical vapor deposition method. 제1항에 있어서, 상기 절연막이 폴리실리콘, 고온산화막(HTO), 실리콘질화막(SiN)들의 독립층 또는 조합층으로 형성되는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1, wherein the insulating layer is formed of an independent layer or a combination of polysilicon, high temperature oxide (HTO), and silicon nitride (SiN). 제1항 또는 제3항에 있어서, 상기 버퍼막을 식각하여 소자분리 영역을 오픈시킬 때, 상기 버퍼막이 패드산화막, 질화막에 의하여 순차적으로 형성되는 경우에는, 상기 질화막만 식각하여 오픈시키거나 또는 상기 질화막과 패드산화막까지 식각하여 오픈시키고, 상기 버퍼막이 패드산화막, 폴리실리콘 및 질화막에 의하여 순차적으로 형성되는 경우에는, 상기 질화막만 식각하여 오픈시키거나 또는 상기 질화막과 폴리실리콘까지 오픈시키는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1 or 3, wherein when the buffer layer is etched to open the device isolation region, when the buffer film is sequentially formed by a pad oxide film or a nitride film, only the nitride film is etched open or the nitride film is opened. And the pad oxide film is etched and opened, and when the buffer film is sequentially formed by the pad oxide film, the polysilicon and the nitride film, only the nitride film is etched and opened or the nitride film and the polysilicon are opened. Locus and trench combination device isolation method of device. 제1항 또는 제3항에 있어서, 상기 절연막을 식각하여 상기 스페이서 형성시, 상기 버퍼막이 패드산화막, 질화막에 의해 순차적으로 형성된 경우에는 상기 절연막만을 식각하거나, 또는 상기 절연막과 패드산화막까지 식각하여 상기 실리콘기판을 노출시키거나, 또는 상기 절연막과 패드산화막, 실리콘기판까지 식각되도록 리세스(Recess)식각하여 상기 실리콘기판을 노출시키는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1, wherein when the insulating layer is etched to form the spacer, when the buffer layer is sequentially formed by a pad oxide film and a nitride film, only the insulating film is etched, or the insulating film and the pad oxide film are etched. The method of claim 1, wherein the silicon substrate is exposed by exposing a silicon substrate or by etching a recess to etch the insulating layer, the pad oxide layer, and the silicon substrate. 제1항에 있어서, 상기 절연막을 식각하여 상기 스페이서 형성시, 상기 BC와 BC사이 간격이 너무 좁아 양쪽 스페이서가 만나서 상기 실리콘기판이 노출되지 않은 경우에는, 필드산화막 형성공정이후에 스페이서를 제거하여 상기 실리콘기판을 노출시키는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1, wherein when the insulating layer is etched to form the spacer, when the gap between the BC and the BC is too narrow so that both spacers meet to expose the silicon substrate, the spacer is removed after the field oxide film forming process. A locus and trench combination device isolation method for a semiconductor device comprising exposing a silicon substrate. 제1항 또는 제6항에 있어서, 상기 절연막을 식각하여 상기 스페이서 형성시, 상기 절연막이 2가지의 조합층으로 형성된 경우에는, 상부의 절연막을 식각하여 스페이서를 형성하고, 이때 상기 BC와 BC사이 간격이 너무 좁아 양쪽 스페이서가 만나서 상기 실리콘기판이 노출되지 않는 경우에는, 상기 스페이서의 두께를 조절하여 상기 BC와 BC사이의 상기 실리콘기판을 노출시키는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1 or 6, wherein when the insulating film is etched to form the spacer, when the insulating film is formed of two combination layers, the insulating film on the upper portion is etched to form a spacer. In the case where the spacers are too narrow so that the two substrates meet to expose the silicon substrate, the silicon substrate between the BC and the BC is exposed by adjusting the thickness of the spacers. Way. 제1항에 있어서, 상기 필드산화막을 에치맥하는 두께가, 필드산화막 형성시 상기 BC와 BC사이에 형성된 필드산화막 두께이고, 이 두께가 필드산화막이 얇아지는 효과(Field Oxide Thinning Effect)를 고려한 두께보다 두꺼운 두께인 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1, wherein the thickness of the field oxide film is etched, the thickness of the field oxide film formed between the BC and the BC at the time of forming the field oxide film, and the thickness considering the field oxide thinning effect (Field Oxide Thinning Effect). Locus and trench combination device isolation method of a semiconductor device characterized in that the thicker thickness. 제1항에 있어서, 상기 트랜치는 필링을 열산화방법(Thermal Oxdation), 산화막 계열이나 질화막 계열을 침적시킨 후 건식식각으로 에치백하는 방법(Layer Deposition Etch Back), 산화막 계열이나 질화막 계열을 채운 후 화학적기계적 폴리싱을 하는 방법(Layer Filling Chemical Mechanical Polishing) 중의 한 방법을 사용하는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1, wherein the trench is a thermal oxidation method (Thermal Oxdation), a method of depositing the oxide layer or nitride layer series and etched back by dry etching (Layer Deposition Etch Back), after filling the oxide layer or nitride layer series A method for separating a locus and trench combination device of a semiconductor device, characterized by using one of Layer Filling Chemical Mechanical Polishing. 제1항에 있어서, 상기 버퍼막 패턴을 습식 또는 건식식각으로 제거하는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.The method of claim 1, wherein the buffer layer pattern is removed by wet or dry etching. 반도체장치의 소자분리 방법에 있어서, 실리콘기판의 전면에 통상의 소자분리 방법으로 버퍼막을 형성하는 공정; 상기 버퍼막을 사진 및 식각공정에 의해 식각하여, 비활성영역을 오픈시키고 버퍼막 패턴을 형성하는 공정; 상기 오픈된 지역에 필드산화막 형성하는 공정; 상기 결과물의 전면에 절연막을 침적하는 공정; 상기 절연막을 식각하여 버퍼막측면에 스페이서를 형성하는 공정; 상기 필드산화막을 건식식각하여 소자분리의 가장 미세한 부분인 BC와 BC사이 영역을 오픈시키는 공정; 상기 결과물의 오픈된 BC와 BC사이 영영에만 트랜치를 형성하는 공정; 상기 트랜치를 필링시키는 공정; 상기 버퍼막 패턴을 식각공정에 의해 제거하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.A device isolation method for a semiconductor device, comprising: forming a buffer film on a front surface of a silicon substrate by a conventional device isolation method; Etching the buffer film by a photo and etching process to open the inactive region and form a buffer film pattern; Forming a field oxide film in the open area; Depositing an insulating film on the entire surface of the resultant product; Etching the insulating film to form a spacer on a side of the buffer film; Dry etching the field oxide layer to open a region between BC and BC, the finest part of device isolation; Forming a trench only between the open BC and the BC between the resulting products; Filling the trench; And removing the buffer layer pattern by an etching process. 반도체장치의 소자분리 방법에 있어서, 실리콘기판의 전면에 통상의 소자분리 방법으로 버퍼막을 형성하는 공정; 상기 버퍼막을 사진 및 식각공정에 의해 식각하여, 비활성영역을 오픈시키고 버퍼막 패턴을 형성하는 공정; 상기 버퍼막 패턴 측면에 L자 형의 막을 사진 및 식각공정에 의해 형성하는 공정; 상기 결과물의 전면에 절연막을 침적하는 공정; 상기 절연막을 식각하여 버퍼막측면에 스페이서를 형성한 후 필드산화막을 형성하는 공정; 상기 필드산화막을 일정두께 에치백하여 소자분리의 가장 미세한 부분인 BC와 BC사이 영역을 오픈시키는 공정; 상기 결과물의 오픈된 BC와 BC사이 영역에만 트랜치를 형성하는 공정; 상기 트랜치를 필링시키는 공정; 상기 버퍼막 패턴을 식각공정에 의해 제거하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 로커스와 트랜치 조합형 소자분리 방법.A device isolation method for a semiconductor device, comprising: forming a buffer film on a front surface of a silicon substrate by a conventional device isolation method; Etching the buffer film by a photo and etching process to open the inactive region and form a buffer film pattern; Forming an L-shaped film on the side surface of the buffer film pattern by a photolithography and an etching process; Depositing an insulating film on the entire surface of the resultant product; Etching the insulating film to form a spacer on a side of the buffer film, and then forming a field oxide film; Etching back the field oxide film to a predetermined thickness to open a region between BC and BC, the finest part of device isolation; Forming a trench only in the region between the open BC and BC of the resultant; Filling the trench; And removing the buffer layer pattern by an etching process.
KR1019950029840A 1995-09-13 1995-09-13 Method of element isolation on a semiconductor device KR0161434B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950029840A KR0161434B1 (en) 1995-09-13 1995-09-13 Method of element isolation on a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950029840A KR0161434B1 (en) 1995-09-13 1995-09-13 Method of element isolation on a semiconductor device

Publications (2)

Publication Number Publication Date
KR970018363A true KR970018363A (en) 1997-04-30
KR0161434B1 KR0161434B1 (en) 1999-02-01

Family

ID=19426665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950029840A KR0161434B1 (en) 1995-09-13 1995-09-13 Method of element isolation on a semiconductor device

Country Status (1)

Country Link
KR (1) KR0161434B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710198B1 (en) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 Method for fabricating isolation film of semiconductor device

Also Published As

Publication number Publication date
KR0161434B1 (en) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960043106A (en) Method of forming insulating film in semiconductor device
KR960039276A (en) Device Separation Method of Semiconductor Device
JPH06268055A (en) Forming recessed part oxidation insulation
KR940012650A (en) Contact manufacturing method of semiconductor device
KR970053384A (en) Method of forming device isolation region in semiconductor device
KR970018363A (en) Locus and trench combination device isolation method of semiconductor device
KR950021390A (en) Device isolation film formation method of semiconductor device
KR100532406B1 (en) Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device
KR0170897B1 (en) Method of manufacturing element-segregation insulating film of semiconductor device
KR980006066A (en) Method of forming an element isolation film of a semiconductor device
KR970023993A (en) Device Separation Method of Semiconductor Device
KR100361761B1 (en) Method for forming isolating layer of semiconductor device
KR960015711A (en) SOI wafer manufacturing method using double stopper
KR19990015463A (en) Trench element isolation method for semiconductor devices
KR970023978A (en) Method for manufacturing planar device isolation film of semiconductor device
KR100416813B1 (en) Field Oxide Formation Method of Semiconductor Device
JPH11163118A (en) Manufacture of semiconductor device
JP3146554B2 (en) Element isolation method
JP2907248B2 (en) Semiconductor device and manufacturing method thereof
KR20000019879A (en) Method for forming gate
KR960043090A (en) Device Separation Method of Semiconductor Device
KR970018369A (en) LOCOS-Trench Combination Device Isolation Method
KR980006038A (en) Method of forming device isolation region in semiconductor device
KR970030644A (en) Spacer Formation Method of Semiconductor Device
KR960002743A (en) Semiconductor device separated by trench and field insulating film and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050705

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee