KR100532406B1 - Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device - Google Patents

Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device Download PDF

Info

Publication number
KR100532406B1
KR100532406B1 KR10-1999-0032773A KR19990032773A KR100532406B1 KR 100532406 B1 KR100532406 B1 KR 100532406B1 KR 19990032773 A KR19990032773 A KR 19990032773A KR 100532406 B1 KR100532406 B1 KR 100532406B1
Authority
KR
South Korea
Prior art keywords
trench
film
silicon
forming
device isolation
Prior art date
Application number
KR10-1999-0032773A
Other languages
Korean (ko)
Other versions
KR20010017325A (en
Inventor
안동호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0032773A priority Critical patent/KR100532406B1/en
Publication of KR20010017325A publication Critical patent/KR20010017325A/en
Application granted granted Critical
Publication of KR100532406B1 publication Critical patent/KR100532406B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체 소자의 트렌치 소자 분리 방법은, 액티브 영역과 소자 분리 영역을 갖는 반도체 소자의 트렌치 소자 분리 방법에 있어서, 반도체 기판 위에 상기 소자 분리 영역을 노출시키는 마스크막 패턴을 형성하는 단계와, 이 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 반도체 기판에 트렌치를 형성하는 단계와, 이 트렌치의 측벽에 산화막 및 나이트라이드막 스페이서를 순착적으로 형성하는 단계와, 선택적 에피택셜 성장법을 사용하여 트렌치 내의 노출된 반도체 기판상에 실리콘막을 형성하는 단계, 및 그 실리콘막의 상부 일부분만을 산화시켜서 실리콘막 및 산화막의 이중막으로 트렌치를 완전히 채우는 단계를 포함한다.The trench device isolation method of a semiconductor device using the selective epitaxial growth method and the partial oxidation of the present invention is a trench device isolation method of a semiconductor device having an active region and a device isolation region, wherein the device isolation region is exposed on a semiconductor substrate. Forming a trench in the semiconductor substrate by forming a mask film pattern, an etching process using the mask film pattern as an etching mask, and forming oxide films and nitride film spacers on the sidewalls of the trench Forming a silicon film on the exposed semiconductor substrate in the trench using a selective epitaxial growth method, and oxidizing only a top portion of the silicon film to completely fill the trench with a double layer of silicon film and oxide film; .

Description

선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체 소자의 트렌치 소자 분리 방법{Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device}Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device

본 발명은 반도체 소자의 트렌치 소자 분리 방법에 관한 것으로서, 특히 선택적 에피택셜 성장법 및 부분 산화를 이용한 트렌치 소자 분리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trench device isolation method for semiconductor devices, and more particularly, to a trench device isolation method using selective epitaxial growth and partial oxidation.

반도체 소자의 액티브 영역들을 상호 분리시키기 위한 소자 분리 기술은 크게 두 가지로 대별될 수 있다. 즉 LOCOS(local oxidation of silicon) 기술과 트렌치 소자 분리 기술이다.Device isolation techniques for separating active regions of a semiconductor device can be roughly classified into two types. That is, local oxidation of silicon (LOCOS) technology and trench isolation technology.

LOCOS 기술에 의하면, 액티브 소자들이 형성된 실리콘 기판의 표면상에 실리콘 나이트라이드막과 같은 산화 방지막을 형성한다. 그리고 실리콘 기판을 예컨대 1100℃ 정도의 고온의 산화 환경 내에 위치시킨다. 그러면 산화 방지막으로 덮히지 않은 기판 표면 부분에서는 열적 실리콘 산화막이 형성된다. 이와 같은 열적 실리콘 산화막은 필드 산화막의 역할을 하며, 일반적으로 필드 산화막의 하부에 채널이 형성되지 못하도록 충분한 두께를 갖도록 형성된다. 그런데 이와 같은 LOCOS 기술은 이미 잘 알려진 문제, 즉 산화 방지막 하부의 실리콘 기판도 함께 산화되어 액티브 영역이 침식된다는 문제를 가지고 있다.According to the LOCOS technique, an oxide film such as a silicon nitride film is formed on the surface of a silicon substrate on which active elements are formed. The silicon substrate is then placed in a high temperature oxidizing environment, such as about 1100 ° C. The thermal silicon oxide film is then formed in the portion of the substrate surface not covered with the antioxidant film. Such a thermal silicon oxide film serves as a field oxide film, and is generally formed to have a sufficient thickness so as not to form a channel under the field oxide film. However, such LOCOS technology has a well-known problem, that is, the silicon substrate under the anti-oxidation film is also oxidized and the active region is eroded.

최근에는 실리콘 기판의 분리 위치를 식각하여 형성된 트렌치를 이용한 소자 분리 방법에 각광받고 있다. 이 트렌치 소자 분리 방법은 형성된 트렌치 내에 열적 산화막을 채움으로써 액티브 소자들을 분리시킨다. 그런데 상기 트렌치 소자 분리 방법에 있어서, 상기 열적 산화막을 형성시키는 과정에서 산화막의 부피 팽창에 의하여 실리콘 기판이 스트레스를 받게 된다는 문제가 발생된다. 최근에는 이와 같은 트렌치 소자 분리 방법의 문제점을 모두 해결하기 위하여 트렌치 내에 에피택셜 성장법에 의한 실리콘막을 형성한 후에 그 실리콘막을 열산화시키는 방법이 제안된 바 있다. 그러나 이와 같은 방법에서도 열산화 과정에서 실리콘 기판이 스트레스를 받는 문제가 완전히 해결되지는 않는다.Recently, the device isolation method using a trench formed by etching the separation position of the silicon substrate has been in the spotlight. This trench element isolation method separates active elements by filling a thermal oxide film in the formed trenches. However, in the trench device isolation method, a problem arises that the silicon substrate is stressed by the volume expansion of the oxide film in the process of forming the thermal oxide film. Recently, in order to solve all the problems of the trench device isolation method, a method of thermally oxidizing the silicon film after forming the silicon film by the epitaxial growth method in the trench has been proposed. However, this method does not completely solve the problem of stressing the silicon substrate during thermal oxidation.

이를 도 1 내지 도 4를 참조하여 보다 상세하게 설명하면 다음과 같다.This will be described in more detail with reference to FIGS. 1 to 4 as follows.

먼저 도 1을 참조하면, 실리콘 기판(100) 위에 실리콘 산화막(110), 폴리실리콘막(120) 및 실리콘 나이트라이드막(130)을 순차적으로 적층시킨다. 이어서 실리콘 기판(100)의 액티브 영역(A)을 덮는 동시에 소자 분리 영역(I)을 노출시키는 개구부를 갖는 포토레지스트막 패턴(140)을 실리콘 나이트라이드막(130) 위에 형성시킨다.First, referring to FIG. 1, the silicon oxide layer 110, the polysilicon layer 120, and the silicon nitride layer 130 are sequentially stacked on the silicon substrate 100. Subsequently, a photoresist film pattern 140 having an opening covering the active region A of the silicon substrate 100 and exposing the device isolation region I is formed on the silicon nitride film 130.

다음에 도 2를 참조하면, 포토레지스트막 패턴(도 1의 140)을 식각 마스크로 식각 공정을 수행하여 실리콘 나이트라이드막(130), 폴리실리콘막(120) 및 실리콘 산화막(110)을 관통하여 실리콘 기판(100)의 일정 깊이까지 제거한다. 그러면 도시된 바와 같이 트렌치(T)가 형성된다. 트렌치(T)을 형성시킨 후에는 전면에 산화막(150)을 증착시킨다. 상기 산화막(150)은 화학적 기상 증착법에 의해 형성시킬 수 있다.Next, referring to FIG. 2, an etching process is performed using the photoresist layer pattern 140 (in FIG. 1) as an etching mask to penetrate the silicon nitride layer 130, the polysilicon layer 120, and the silicon oxide layer 110. The silicon substrate 100 is removed to a predetermined depth. The trench T is then formed as shown. After forming the trench T, an oxide film 150 is deposited on the entire surface. The oxide film 150 may be formed by chemical vapor deposition.

다음에 도 3을 참조하면, 도 2의 구조체 전면에 건식 식각을 수행하여 실리콘 나이트라이드막(130), 폴리실리콘막(120), 실리콘 산화막(110) 및 트렌치의 측벽에 산화막 스페이서(155)을 형성시킨다. 산화막 스페이서(155)을 형성한 후에는, 선택적 에패택셜 성장법에 의해 트렌치 내에 실리콘막(160)을 성장시킨다. 이때 소스 가스로서는 SiH4 가스 또는 SiCl2H2 가스를 사용할 수 있다.Next, referring to FIG. 3, an oxide spacer 155 is formed on sidewalls of the silicon nitride layer 130, the polysilicon layer 120, the silicon oxide layer 110, and the trench by performing dry etching on the entire structure of FIG. 2. To form. After the oxide spacer 155 is formed, the silicon film 160 is grown in the trench by the selective epitaxial growth method. At this time, SiH 4 gas or SiCl 2 H 2 gas may be used as the source gas.

다음에 도 4를 참조하면, 실리콘막(도 3의 160) 전체를 열산화 시켜서 트렌치 내부를 채우는 열 산화막(170)을 형성한다. 열산화막(170)을 형성한 후에, 실리콘 나이트라이드막(130), 폴리실리콘막(120) 및 실리콘 산화막(110)을 제거하면 트렌치 소자 분리가 완성된다.Next, referring to FIG. 4, a thermal oxide film 170 filling the inside of the trench is formed by thermally oxidizing the entire silicon film 160 (FIG. 3). After the thermal oxide film 170 is formed, the trench isolation is completed by removing the silicon nitride film 130, the polysilicon film 120, and the silicon oxide film 110.

그런데 상기 열 산화막(170)을 형성하는 공정에서 산소 가스가 산화막 스페이서(155)를 침투하여 실리콘 기판(100)과 폴리실리콘막(120)의 일부를 산화시킬 수 있다. 그러면 도 4에 도시된 바와 같이, 폴리실리콘막(120) 및 실리콘 나이트라이드막(130)이 트렌치 부근에서 돌출되게 되는 부분(190)이 생기는 한편, 실리콘 기판(100)내에 산화막(180)이 형성되게 된다. 이와 같이 실리콘 기판(100) 내에 형성된 산화막(180)은 액티브 영역의 면적을 좁게 만들며, 집적도가 매우 높은 반도체 소자의 경우에는 인접한 트렌치 소자 분리 영역 사이의 액티브 영역을 상기 산화막(180)에 의하여 사용할 수 없게 되는 문제도 발생할 수 있다.However, in the process of forming the thermal oxide film 170, oxygen gas may penetrate the oxide spacer 155 to oxidize a portion of the silicon substrate 100 and the polysilicon film 120. Then, as shown in FIG. 4, a portion 190 is formed in which the polysilicon film 120 and the silicon nitride film 130 protrude near the trench, while the oxide film 180 is formed in the silicon substrate 100. Will be. As described above, the oxide layer 180 formed in the silicon substrate 100 narrows the area of the active region. In the case of a semiconductor device having a high degree of integration, the oxide layer 180 may use an active region between adjacent trench element isolation regions. The problem of missing can also occur.

본 발명이 이루고자 하는 기술적 과제는, 선택적 에피택셜 성장법에 의해 트렌치 내에 형성된 실리콘막을 열산화 시키는 과정에서 실리콘 기판에 대한 산화가 이루어지지 않는 트렌치 소자 분리 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a trench isolation method in which a silicon substrate is not oxidized in a process of thermally oxidizing a silicon film formed in a trench by a selective epitaxial growth method.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 트렌치 소자 분리 방법은, 액티브 영역과 소자 분리 영역을 갖는 반도체 소자의 트렌치 소자 분리 방법에 있어서, (가) 반도체 기판 위에 상기 소자 분리 영역을 노출시키는 마스크막 패턴을 형성하는 단계; (나) 상기 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상기 반도체 기판에 트렌치를 형성하는 단계: (다) 상기 트렌치의 측벽에 산화막 및 나이트라이드막 스페이서를 순착적으로 형성하는 단계; (라) 선택적 에피택셜 성장법을 사용하여 상기 트렌치 내의 노출된 반도체 기판상에 실리콘막을 형성하는 단계; 및 (마) 상기 실리콘막의 상부 일부분만을 산화시켜서 상기 실리콘막 및 산화막의 이중막으로 상기 트렌치를 완전히 채우는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, the trench device isolation method of a semiconductor device according to the present invention, in the trench device isolation method of a semiconductor device having an active region and the device isolation region, (A) the device isolation region on a semiconductor substrate Forming a mask film pattern to be exposed; (B) forming a trench in the semiconductor substrate by performing an etching process using the mask layer pattern as an etching mask: (c) forming oxide film and nitride film spacers on the sidewalls of the trench; (D) forming a silicon film on the exposed semiconductor substrate in the trench using a selective epitaxial growth method; And (e) oxidizing only the upper portion of the silicon film to completely fill the trench with the double layer of the silicon film and the oxide film.

상기 마스크막 패턴은 패드 산화막 및 나이트라이드막 패턴으로 이루어진 것이 바람직하다.The mask layer pattern may be formed of a pad oxide layer and a nitride layer pattern.

그리고 상기 단계 (다)는, 상기 트렌치의 측벽 및 바닥에 산화막을 형성하는 단계와, 상기 산화막 상에 나이트라이드막을 형성하는 단계, 및 상기 나이트라이드막 및 산화막의 일부를 제거하여 상기 반도체 기판의 표면을 노출시키는 산화막 및 나이트라이드막 스페이서를 형성하는 단계를 포함하는 것이 바람직하다.The step (c) may include forming an oxide film on sidewalls and bottoms of the trench, forming a nitride film on the oxide film, and removing a portion of the nitride film and the oxide film to form a surface of the semiconductor substrate. It is preferable to include the step of forming an oxide film and nitride film spacer to expose the.

이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 실시예들은 여러 가지 다른 형태들로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명은 보다 완전하게 설명하기 위하여 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited to the embodiments described below. Embodiments of the present invention are provided to those skilled in the art to more fully describe the present invention.

도 5 내지 도 10은 본 발명에 따른 반도체 소자의 트렌치 소자 분리 방법을 설명하기 위해 나타내 보인 단면도들이다.5 to 10 are cross-sectional views illustrating a trench device isolation method of a semiconductor device according to the present invention.

먼저 도 5를 참조하면, 액티브 영역(A) 및 소자 분리 영역(I)을 갖는 실리콘 기판(200) 위에 패드 산화막(210) 및 실리콘 나이트라이드막(220)을 순차적으로 형성한다. 패드 산화막(210)은 실리콘 기판(200) 표면의 실리콘을 열적 산화시킴으로써 형성시키며, 실리콘 나이트라이드막(220)은 화학적 기상 증착법을 사용하여 형성시킨다. 이어서 실리콘 나이트라이드막(220) 위에 포토레지스트막을 도포한다. 그리고 통상의 포토리소그라피 기술을 사용하여 포토레지스트막 패턴(230)을 형성한다. 상기 포토레지스트막 패턴(230)은 실리콘 기판(200)의 액티브 영역(A)을 덮는다.First, referring to FIG. 5, a pad oxide film 210 and a silicon nitride film 220 are sequentially formed on a silicon substrate 200 having an active region A and an isolation region I. The pad oxide film 210 is formed by thermally oxidizing silicon on the surface of the silicon substrate 200, and the silicon nitride film 220 is formed using a chemical vapor deposition method. Subsequently, a photoresist film is coated on the silicon nitride film 220. And the photoresist film pattern 230 is formed using a conventional photolithography technique. The photoresist layer pattern 230 covers the active region A of the silicon substrate 200.

다음에 도 6을 참조하면, 상기 포토레지스트막 패턴(도 1의 230)을 식각 마스크로 하여 식각 공정을 수행한다. 이때 상기 포토레지스트막 패턴(도 1의 230)이 식각으로부터 액티브 영역을 보호하게 되므로, 포토레지스트막 패턴(도 1의 230)에 의해 노출되는 소자 분리 영역(I)만 일정 깊이로 식각된다. 그러면, 실리콘 나이트라이드막(220) 및 패드 산화막(210)의 일부를 관통하면서 실리콘 기판(200)의 일정 깊이까지 식각되어 형성된 트렌치(T)가 만들어진다. 트렌치(T)를 형성한 후에는, 트렌치(T)의 측벽 및 바닥에 열적 산화 공정을 수행하여 산화막(240)을 형성시킨다. 그리고 화학적 기상 증착법을 사용하여, 전면에 실리콘 나이트라이드막(250)을 형성한다. 그러면 실리콘 나이트라이드막(210)의 상부와 트렌치(T) 내의 산화막(240) 위에 실리콘 나이트라이드막(250)이 형성된다. 상기 실리콘 나이트라이드막(250)의 두께는 200Å 이하가 되도록 하는 것이 바람직하다.Next, referring to FIG. 6, an etching process is performed using the photoresist film pattern 230 as an etching mask. In this case, since the photoresist film pattern 230 of FIG. 1 protects the active region from etching, only the device isolation region I exposed by the photoresist film pattern 230 of FIG. 1 is etched to a predetermined depth. Then, a trench T formed through the silicon nitride film 220 and the pad oxide film 210 and etched to a predetermined depth of the silicon substrate 200 is formed. After forming the trench T, an oxide film 240 is formed by performing a thermal oxidation process on the sidewalls and the bottom of the trench T. Then, the silicon nitride film 250 is formed on the entire surface by using chemical vapor deposition. Then, the silicon nitride film 250 is formed on the silicon nitride film 210 and on the oxide film 240 in the trench T. The thickness of the silicon nitride film 250 is preferably 200 kPa or less.

다음에 도 7을 참조하면, 건식 식각법을 사용하여 도 6의 구조체 전면에 식각 공정을 수행한다. 이때 상기 식각 공정은 트렌치(T) 내의 바닥 부분의 실리콘 나이트라이드막(250)이 제거되어 산화막(240)의 바닥 부분이 노출될 때까지 수행하도록 한다. 이어서 건식 식각 또는 습식 식각법을 사용한 식각 공정을 수행하여 노출된 산화막(240)의 바닥 부분을 제거한다. 이 식각 공정은 실리콘 기판(200)의 표면이 노출될 때까지 수행하도록 한다. 이와 같은 식각 공정들을 수행한 후에는, 도시된 바와 같이, 트렌치(T)의 측벽에는 산화막(240') 및 실리콘 나이트라이드막(220')이 순차적으로 형성되며, 트렌치(T)의 바닥에는 실리콘 기판(200)의 표면이 노출된다.Next, referring to FIG. 7, an etching process is performed on the entire structure of FIG. 6 using a dry etching method. In this case, the etching process may be performed until the silicon nitride film 250 of the bottom portion of the trench T is removed to expose the bottom portion of the oxide film 240. Subsequently, an etching process using a dry etching method or a wet etching method is performed to remove the bottom portion of the exposed oxide layer 240. This etching process is performed until the surface of the silicon substrate 200 is exposed. After performing such etching processes, an oxide film 240 'and a silicon nitride film 220' are sequentially formed on the sidewalls of the trench T, and silicon is formed on the bottom of the trench T. The surface of the substrate 200 is exposed.

다음에 도 8을 참조하면, 선택적 에피택셜 성장법을 사용하여 트렌치(T) 내에 실리콘막(260)을 형성시킨다. 실리콘의 선택적 에피택셜 성장법에 의하면, 노출된 실리콘으로부터 단결정 실리콘이 형성되지만, 실리콘 산화막 또는 실리콘 나이트라이드막과 같은 물질들로부터는 단결정 실리콘이 형성되지 않는다. 따라서 선택적 에피택셜 성장법에 의해 실리콘을 성장시킨 후에는 트렌치(T) 내부에만 실리콘막(260)이 형성되고, 액티브 영역 위의 실리콘 나이트라이드막(220') 위에는 실리콘막(260)이 형성되지 않는다. 상기 실리콘의 선택적 에피택셜 성장은 대기압 상태에서 소스 가스인 SiH4 가스 또는 SiCl2H2 가스를 공급함으로써 수행될 수 있으며, 이때 성장 온도는 800-1000℃로 유지시키는 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다. 상기 선택적 에피택셜 성장을 수행하는 시간은 상기 실리콘막(260)의 깊이가 트렌치 깊이의 대략 2/3가 되는 시간으로 결정된다.Next, referring to FIG. 8, the silicon film 260 is formed in the trench T using the selective epitaxial growth method. According to the selective epitaxial growth method of silicon, single crystal silicon is formed from exposed silicon, but single crystal silicon is not formed from materials such as a silicon oxide film or a silicon nitride film. Therefore, after the silicon is grown by the selective epitaxial growth method, the silicon film 260 is formed only in the trench T, and the silicon film 260 is not formed on the silicon nitride film 220 'on the active region. Do not. Selective epitaxial growth of the silicon may be performed by supplying a source gas, SiH 4 gas or SiCl 2 H 2 gas at atmospheric pressure, wherein the growth temperature is preferably maintained at 800-1000 ° C., but is not limited thereto. It is not. The time for performing the selective epitaxial growth is determined as the time when the depth of the silicon film 260 becomes approximately two thirds of the trench depth.

다음에 도 9를 참조하면, 열적 산화 공정을 수행하여 선택적 에피택셜 성장법에 의해 성장된 실리콘막(260)을 부분 산화시킨다. 그러면 실리콘막(260) 위에는 열산화막(270)이 형성된다. 상기 열적 산화 공정을 수행하는 과정에서, 실리콘 나이트라이드막(220')에 의해 산소 가스가 실리콘 기판(200) 내로 침투되지 못하며, 이로 인하여 실리콘 기판(200) 내부가 산화되는 문제가 발생되지 않는다.Next, referring to FIG. 9, a thermal oxidation process is performed to partially oxidize the silicon film 260 grown by the selective epitaxial growth method. Then, the thermal oxide film 270 is formed on the silicon film 260. In the process of performing the thermal oxidation process, oxygen gas does not penetrate into the silicon substrate 200 by the silicon nitride film 220 ′, and thus, the inside of the silicon substrate 200 is not oxidized.

다음에 도 10을 참조하면, 실리콘 나이트라이드막(220')의 노출 부분을 습식 식각법을 사용하여 제거한다. 이때 실리콘 나이트라이드막(220')의 두께를 200Å 이하로 형성하였으므로 트렌치 측벽 부분에 대한 식각은 잘 이루어지지 않는다. 이어서 패드 산화막(210)을 제거하면, 도시된 바와 같은 트렌치 소자 분리 구조가 완성된다.Next, referring to FIG. 10, the exposed portion of the silicon nitride film 220 ′ is removed using a wet etching method. In this case, since the thickness of the silicon nitride layer 220 ′ is formed to be 200 μm or less, etching of the trench sidewall portion is difficult. Subsequently, when the pad oxide film 210 is removed, the trench device isolation structure as shown in the drawing is completed.

이상의 설명에서와 같이, 본 발명에 따른 트렌치 소자 분리 방법에 의하면, 에피택셜 성장법에 의해 트렌치 내에 실리콘막을 형성한 후에 상기 실리콘막의 일부를 산화시키는 트렌치 소자 분리 방법에 있어서, 상기 트렌치의 측벽에 형성시킨 실리콘 나이트라이드막으로 인하여 열 산화 공정시에 산소 가스가 실리콘 기판 내의 실리콘 원자와 반응하지 않으므로 실리콘 기판 내부에 산화막이 형성되지 않게 된다는 이점이 있다.As described above, according to the trench element isolation method according to the present invention, in the trench element isolation method in which a portion of the silicon film is oxidized after the silicon film is formed in the trench by the epitaxial growth method, it is formed on the sidewall of the trench. Due to the silicon nitride film, the oxygen gas does not react with the silicon atoms in the silicon substrate during the thermal oxidation process, so that the oxide film is not formed inside the silicon substrate.

도 1 내지 도 4는 종래의 트렌치 소자 분리 방법의 문제점을 설명하기 위하여 나타내 보인 단면도들이다.1 to 4 are cross-sectional views illustrating a problem of a conventional trench device isolation method.

도 5 내지 도 10은 본 발명에 따른 트렌치 소자 분리 방법을 설명하기 위하여 나타내 보인 단면도들이다.5 to 10 are cross-sectional views illustrating the trench device isolation method according to the present invention.

Claims (3)

액티브 영역과 소자 분리 영역을 갖는 반도체 소자의 트렌치 소자 분리 방법에 있어서,In the trench device isolation method of a semiconductor device having an active region and a device isolation region, (가) 반도체 기판 위에 상기 소자 분리 영역을 노출시키는 마스크막 패턴을 형성하는 단계;(A) forming a mask film pattern on the semiconductor substrate to expose the device isolation region; (나) 상기 마스크막 패턴을 식각 마스크로 한 식각 공정을 수행하여 상기 반도체 기판에 트렌치를 형성하는 단계:(B) forming a trench in the semiconductor substrate by performing an etching process using the mask layer pattern as an etching mask: (다) 상기 트렌치의 측벽에 산화막 및 나이트라이드막 스페이서를 순착적으로 형성하는 단계;(C) forming oxide film and nitride film spacers on the sidewalls of the trench; (라) 선택적 에피택셜 성장법을 사용하여 상기 트렌치 내의 노출된 반도체 기판상에 실리콘막을 형성하는 단계; 및(D) forming a silicon film on the exposed semiconductor substrate in the trench using a selective epitaxial growth method; And (마) 상기 실리콘막의 상부 일부분만을 산화시켜서 상기 실리콘막 및 산화막의 이중막으로 상기 트렌치를 완전히 채우는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리 방법.(E) oxidizing only the upper portion of the silicon film to completely fill the trench with the double layer of the silicon film and the oxide film. 제1항에 있어서,The method of claim 1, 상기 마스크막 패턴은 패드 산화막 및 나이트라이드막 패턴으로 이루어진 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리 방법.The mask layer pattern may include a pad oxide layer and a nitride layer pattern. 제1항에 있어서, 상기 단계 (다)는,The method of claim 1, wherein step (c) comprises: 상기 트렌치의 측벽 및 바닥에 산화막을 형성하는 단계;Forming an oxide layer on sidewalls and bottoms of the trenches; 상기 산화막 상에 나이트라이드막을 형성하는 단계; 및Forming a nitride film on the oxide film; And 상기 나이트라이드막 및 산화막의 일부를 제거하여 상기 반도체 기판의 표면을 노출시키는 산화막 및 나이트라이드막 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트렌치 소자 분리 방법.Removing a portion of the nitride film and the oxide film to form an oxide film and a nitride film spacer exposing the surface of the semiconductor substrate.
KR10-1999-0032773A 1999-08-10 1999-08-10 Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device KR100532406B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0032773A KR100532406B1 (en) 1999-08-10 1999-08-10 Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0032773A KR100532406B1 (en) 1999-08-10 1999-08-10 Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device

Publications (2)

Publication Number Publication Date
KR20010017325A KR20010017325A (en) 2001-03-05
KR100532406B1 true KR100532406B1 (en) 2005-11-30

Family

ID=19606721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0032773A KR100532406B1 (en) 1999-08-10 1999-08-10 Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device

Country Status (1)

Country Link
KR (1) KR100532406B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117763A (en) * 2010-01-06 2011-07-06 上海华虹Nec电子有限公司 Manufacturing process method for obtaining inclined trench structure or changing inclination angle of trench structure

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000966A (en) * 2001-06-27 2003-01-06 주식회사 하이닉스반도체 Method for manufacturing an isolation layer of semiconductor device
KR100426442B1 (en) * 2002-05-13 2004-04-13 주식회사 하이닉스반도체 A method for forming a transistor of a semiconductor device
KR20040038119A (en) * 2002-10-31 2004-05-08 주식회사 하이닉스반도체 Method for forming the Isolation Layer of Semiconductor Device
KR100944346B1 (en) * 2003-01-10 2010-03-02 주식회사 하이닉스반도체 A method for forming a field oxide of a semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273750A (en) * 1986-05-21 1987-11-27 Toshiba Corp Semiconductor device and manufacture of the same
JPS6469027A (en) * 1987-09-10 1989-03-15 Fujitsu Ltd Manufacture of semiconductor device
KR19980060903A (en) * 1996-12-31 1998-10-07 김영환 Device Separating Method of Semiconductor Device
KR20000073114A (en) * 1999-05-06 2000-12-05 윤종용 Trench isolation method using selective epitaxial growth

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273750A (en) * 1986-05-21 1987-11-27 Toshiba Corp Semiconductor device and manufacture of the same
JPS6469027A (en) * 1987-09-10 1989-03-15 Fujitsu Ltd Manufacture of semiconductor device
KR19980060903A (en) * 1996-12-31 1998-10-07 김영환 Device Separating Method of Semiconductor Device
KR20000073114A (en) * 1999-05-06 2000-12-05 윤종용 Trench isolation method using selective epitaxial growth

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117763A (en) * 2010-01-06 2011-07-06 上海华虹Nec电子有限公司 Manufacturing process method for obtaining inclined trench structure or changing inclination angle of trench structure

Also Published As

Publication number Publication date
KR20010017325A (en) 2001-03-05

Similar Documents

Publication Publication Date Title
US6074930A (en) Method for forming a trench isolation structure comprising an interface treatment for trench liner and a subsequent annealing process
JPS6340337A (en) Method of isolating integrated circuit
JPH08293541A (en) Element separation method for semiconductor device
KR100234408B1 (en) Isolatoin Method for Smiconductor Device
US6083808A (en) Method for forming a trench isolation in a semiconductor device
US5061653A (en) Trench isolation process
KR100532406B1 (en) Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device
JPH0521591A (en) Manufacture of semiconductor device
JPH0555361A (en) Semiconductor device and manufacture thereof
US7022584B2 (en) Method of manufacturing a shallow trench isolation structure
KR100335264B1 (en) Method for manufacturing isolation layer in semiconductor device
JPH07183370A (en) Manufacture of semiconductor device
KR100203906B1 (en) Method for forming an element isolation region in a semiconductor device
US6780774B2 (en) Method of semiconductor device isolation
JPH09153542A (en) Method of manufacturing semiconductor device
JP3856410B2 (en) Method for forming element isolation region of semiconductor device
KR100479172B1 (en) Method for forming a field oxide film by using selective polysilicon oxidation
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR20000003360A (en) Forming method of device isolation film using selective epitaxial growth technique
KR20000021301A (en) Method for forming trench isolation
KR20030059482A (en) Method of forming isolating layer for semiconductor device
KR100328707B1 (en) A method of semiconductor device isolation
KR100545199B1 (en) Isolation Layer of Semiconductor Device and manufacturing process thereof
KR100439105B1 (en) Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines
KR100521449B1 (en) Isolation Layer of Semiconductor Device and manufacturing process thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee