KR970017006A

KR970017006A - 적응 차분 펄스 부호 변조 방식의 압축기

Info

Publication number: KR970017006A
Application number: KR1019950029159A
Authority: KR
Inventors: 선우준
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1995-09-06
Filing date: 1995-09-06
Publication date: 1997-04-28

Abstract

이 발명은 적응 차분 펄스 부호 변조 방식의 압축기에 관한 것으로, 압축시킬 데이타를 입력받아 데이타 예상값과의 차이를 계산하여 출력하는 차이값 생성수단과, 상기 차이값 생성수단으로부터 출력되는 차이값을 입력받아, 스텝사이즈를 이용하여 양자화하여 압축신호를 출력하는 압축수단과, 상기 압축수단으로부터 출력되는 압축신호를 입력받아 그 값에 해당하는 스텝사이즈를 생성하여 상기 압축수단으로 출력하는 비교값 생성 수단과, 상기 압축수단으로부터 출력되는 압축신호와 상기 비교값 생성수단으로부터 출력되는 스텝사이즈를 입력받아 다음에 입력될 데이타의 예상값을 생성하여 상기 차이값 생성수단으로 출력하는 예상값 생성수단으로 이루어져 있으며, 대화형 멀티미디어 협회 산화 소속의 디지탈 오디오 기술 운영 그룹에서 공개 표준으로 공개된 압축기를 회로로 구현한 적응 차분 펄스 부초 변조 방식의 압축기에 관한 것이다.

Description

적응 차분 펄스 부호 변조 방식의 압축기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 이 발명의 실시예에 따른 적응 차분 펄스 부호 변조 방식의 압축기를 적응한 회로도이다.

Claims

압축시킬 데이타를 입력받아 데이타 예상값과의 차이를 계산하여 출력하는 차이값 생성수단과; 상기 차이값 생성수단으로부터 출력되는 차이값을 입력받아, 스텝사이즈를 이용하여 양자화하여 압축신호를 출력하는 압축수단과; 상기 압축수단으로부터 출력되는 압축신호를 입력받아 그 값에 해당하는 스텝사이즈를 생성하여 상기 압축수단으로 출력하는 비교값 생성 수단과; 상기 압축수단으로부터 출력되는 압축신호와 상기 비교값 생성수단으로부터 출력되는 스텝사이즈를 입력받아 다음에 입력될 데이타의 예상값을 생성하여 상기 차이값 생성수단으로 출력하는 예상값 생성수단으로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제1항에 있어서, 상기 차이값 생성수단의 구성은, 데이타(DATA)를 입력받아 임시 저장하였다가 출력하는 제1레지스터(110)와; 상기 예상값 생성수단으로부터 출력되는 데이타 예상값을 입력받아 반전시켜 출력하는 제1인버터(INV120)와; 상기 제1레지스터(110)로부터 출력되는 데이타와 상기 인버터(INV120)로부터 출력되는 신호를 입력받아 더함으로써, 데이타(DATA)와 예상값의 차이를 계산하여 출력하는 제1가산기(ADD130)와; 상기 가산기로부터 출력되는 신호의 최상위 비트인 부호 신호(SGN)와 나머지 비트들을 각각 논리 연산하여 출력하는 제1배타적 논리합(EOR140)으로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제1항에 있어서, 상기 압축수단의 구성은, 상기 차이값 생성수단으로부터 출력되는 차이값을 입력받아 궤환되는 제어신호에 따라 차이값을 변환하여 출력하는 차이값 변환수단(210)와; 상기 차이값 변환수단(210)로부터 출력되는 신호를 입력받아 상기 비교값 생성수단으로 부터 출력되는 스텝사이즈와의 차이에 따라 양자화하여 출력하는 양자화수단(230)과; 상기 양자화수단(230)으로부터 출력되는 신호를 입력받아 병렬의 신호로 생성하여 출력하는 병렬변환수단(250)으로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제3항에 있어서, 상기 양자화수단(230)의 구성은, 상기 비교값 생성수단으로부터 출력되는 신호를 반전시켜 출력하는 제2인버터(INV231)와; 상기 차이값 변환수단(210)으로부터 출력되는 신호와 상기 제2인버터(INV231)로부터 출력되는 신호를 가산하여 출력하는 제2가산기(ADD233)와; 상기 제2가산기(ADD233)로부터 출력되는 신호 중에서 최상위 비트를 입력받아 반전시켜 출력하는 제3인버터(INV235)로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제3항에 있어서, 상기 차이값 변환수단(210)의 구성은, 상기 차이값 생성수단(100)으로부터 출력되는 신호를 입력받아 임시 저장하였다가 출력하는 제2레지스터(211)와; 상기 양자화수단(230)으로부터 출력되는 신호 중에서 최상위 비트를 제외한 신호를 입력받아 임시 저장하였다가 출력하는 제3레지스터(215)와; 상기 제2레지스터(211)로부터 출력되는 신호와 상기 제3레지스터(215)로부터 출력되는 신호를 입력받아, 상기 제2가산기(ADD233)로부터 출력되는 신호중에서 최상위 비트의 값에 따라 해당하는 신호를 출력하는 제1멀티플렉서(213)로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제3항에 있어서, 상기 병렬변환수단(250)의 구성은, 상기 양자화수단(230)의 제3인버터(INV235)로부터 출력되는 신호와 상기 차이값 생성수단(100)의 제1가산기(ADD130)로부터 출력되는 부호 신호(SGN)를 입력 받아, 입력되는 선택 신호에 따라 해당하는 신호를 출력하는 제2멀테플렉서(251)와; 상기 제2멀티플렉서(251)로부터 출력되는 신호를 입력받아 순차적으로 병렬로 저장하였다가 출력하는 시프트 레지스터(253)로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제1항에 있어서, 상기 비교값 생성수단의 구성은, 상기 양자화수단(230)으로부터 출력되는 압축신호를 입력받아 그 값에 해당하는 색인을 할당하여 출력하는 색인 수단(310)과; 상기 색인수단(310)으로부터 출력되는 색인을 입력받아, 그 색인에 해당하는 스텝사이즈를 생성하여 상기 압축수단으로 출력하는 스텝사이즈 생성수단(330)으로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제7항에 있어서, 상기 색인 수단(310)의 구성은, 상기 압축수단으로부터 출력되는 압축된 데이타 (DATcom)를 입력받아 그에 해당하는 색인을 출력하는 디코더(311)와; 상기 디코더(311)로부터 출력되는 신호를 입력받아 궤환되어 입력되는 신호를 가산하여 출력하는 제3가산기(ADD313)와; 상기 제3가산기(ADD313)로부터 출력되는 신호를 입력받아 그 신호의 크기를 제한하여 상기 제3가산기(ADD313)로 궤한시키는 제1리미터(315)로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제7항에 있어서, 상기 스텝사이즈 생성수단(330)의 구성은, 상기 색인수단(310)의 제1리미터(315)로부터 출력되는 신호를 입력받아 해당하는 스텝사이즈를 출력하는 기억수단과; 상기 기억수단으로부터 출력되는 신호를 입력받아 임시 저장하였다가 출력하는 제4레지스터(333)와; 상기 제4레지스터(333)로부터 출력되는 신호와, 그 신호를 오른쪽으로 1비트 자리이동시킨 신호와 그 신호를 오른쪽으로 2비트 자리이동시킨 신호를 입력 받아, 선택신호에 따라 해당하는 신호를 상기 압축수단으로 출력하는 제3멀티플렉서(335)로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제1항에 있어서, 상기 예상값 생성수단의 구성은, 상기 비교값 생성수단의 기억수단으로부터 출력되는 스텝사이지를 입력받아, 상기 압축 수단으로부터 출력되는 압축된 데이타(DATcom)에 따라 차이값을 복원하여 출력하는 복원수단(410)와; 상기 복원수단(410)로부터 출력되는 신호를 입력받아 직전의 예상값을 가산하여 최종적인 예상값을 생성하여 상기 차이값 생성수단 DM로 출력하는 최종 예상값 출력수단(430)로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제10항에 있어서, 상기 복원수단(410)의 구성은, 상기 비교값 생성수단의 기억수단으로부터 출력되는 신호를 입력받아 임시 저장하였다가 출력하는 제5레지스터(411)와; 상기 압축수단으로부터 출력되는 압축된 데이타 (DATcom)의 값에 따라 동작하여, 상기 제5레지스터(411)로부터 출력되는 신호와, 그 신호를 1비트 오른쪽으로 자리이동시킨 신호와, 그 신호를 2비트 오른쪽으로 자리이동시킨 신호의 출력을 제어하는 스위칭 수단(SW413)과; 상기 스위칭 수단(SW413)으로부터 출력되는 각각의 신호를 입력받아 상기 제5레지스터(411)로부터 출력되어 오른쪽으로 3비트 자리이동시킨 신호와 함께 가산하여 출력하는 제4가산기(ADD415)와; 상기 차이값 생성수단(100)의 제1가산기(ADD130)로부터 출력되는 부호신호(SGN)를 입력받아 상기 제4가산기(ADD415)로부터 출력되는 신호의 각 비트와 논리연산하여 출력하는 제2배타적 논리합(EOR417)으로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.
제10항에 있어서, 상기 최종 예상값 출력수단(430)의 구성은, 상기 복원수단(410)로부터 출력되는 신호를 입력받아 직전의 예상값을 가산하여 출력하는 제5가산기(ADD431)와; 상기 가산기로부터 출력되는 신호를 입력받아 그 값을 제한하여 상기 제5가산기(ADD431)로 궤환하여 출력하는 제2리미터(433)로 이루어져 있는 것을 특징으로 하는 적응 차분 펄스 부호 변조 방식의 압축기.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.