KR970016956A - 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로 - Google Patents

프로그래머블 로직 콘트롤러의 출력 데이타 체크회로 Download PDF

Info

Publication number
KR970016956A
KR970016956A KR1019950031546A KR19950031546A KR970016956A KR 970016956 A KR970016956 A KR 970016956A KR 1019950031546 A KR1019950031546 A KR 1019950031546A KR 19950031546 A KR19950031546 A KR 19950031546A KR 970016956 A KR970016956 A KR 970016956A
Authority
KR
South Korea
Prior art keywords
data
cpi
latch
programmable logic
logic controller
Prior art date
Application number
KR1019950031546A
Other languages
English (en)
Other versions
KR0179760B1 (ko
Inventor
신재권
Original Assignee
이종수
Lg 산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, Lg 산전 주식회사 filed Critical 이종수
Priority to KR1019950031546A priority Critical patent/KR0179760B1/ko
Publication of KR970016956A publication Critical patent/KR970016956A/ko
Application granted granted Critical
Publication of KR0179760B1 publication Critical patent/KR0179760B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로에 관한 것으로, 종래에는 프로그래머블 로직콘트롤러(PLC)는 산업 현장에서 사용되기 때문에 외부로부터 침입하는 노이즈등에 의해 데이타 파괴가 발생하기 쉽고, 특히 특수카드 또는 씨피유 내부에서 메모리의 리드(READ), 라이트(WRITE)는 신뢰성이 높은 반면에 씨피유와 특수카드가 데이타를 송수신할 때 외부 노이즈에 취약해지는 문제점이 있다.
따라서, 본 발명은 다량의 데이타를 씨피유와 특수카드가 주고 받을 때 체크섬회로를 이용하여 데이타 오류를 신속하게 감지하여 오류가 발생하면 송수신을 수행하지 않도록 하고 오류가 발생하지 않으면 송수신을 행하도록 하여 데이타 전송의 효율을 높일 수 있도록 한다.

Description

프로그래머블 로직 콘트롤러의 출력 데이타 체크회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로도.

Claims (3)

  1. 제어신호를 출력하여 데이타를 특수카드와 송수신하고 그 송수신한 데이타의 결과에 따른 업무를 수행하는 씨피유와, 상기 씨피유와 데이타를 주고받는 특수카드 프로세서와, 상기 씨피유와 특수카드 프로세서 사이의 데이타 송수신 역할을 담당하는 공용램과, 상기 씨피유와 특수카드 프로세서 간의 데이타 송수신시 데이타오류를 감지하는 체크섬회로로 구성된 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로.
  2. 제1항에 있어서, 체크섬 회로는 씨피유로부터 전공되는 데이타를 래치하는 제1래치와, 상기 제1래치의 출력과 제2래치 출력을 가산하는 가산기와, 상기 가산기를 통해 가산된 데이타를 래치하다가 패드백하여 상기 가산기의 입력으로 전달하는 제2래치와, 상기 제2래치의 결과를 전달받아 씨피유로 전송하는 버퍼와, 씨피유로 부터 전달받은 선택신호와 리드신호를 조합하여 만든 신호로 상기 버퍼의 동작을 제어하는 오아게이트로 구성된 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로.
  3. 제1항에 있어서 체크섬 회로는 씨피유로부터 전송되는 데이타를 래치하는 제1래치와, 클리어신호에 따라 상기 제1래치의 출력과 피드백된 자신의 출력을 가산하는 가산기와, 상기 가산기의 출력을 씨피유로 전송하는 버퍼로 구성된 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031546A 1995-09-23 1995-09-23 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로 KR0179760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031546A KR0179760B1 (ko) 1995-09-23 1995-09-23 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031546A KR0179760B1 (ko) 1995-09-23 1995-09-23 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로

Publications (2)

Publication Number Publication Date
KR970016956A true KR970016956A (ko) 1997-04-28
KR0179760B1 KR0179760B1 (ko) 1999-05-15

Family

ID=19427682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031546A KR0179760B1 (ko) 1995-09-23 1995-09-23 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로

Country Status (1)

Country Link
KR (1) KR0179760B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297973B1 (ko) * 2009-05-21 2013-08-19 엘에스산전 주식회사 Ｐｌｃ 시스템의 베이스

Also Published As

Publication number Publication date
KR0179760B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
KR950704757A (ko) Ic 카드 리더라이터 및 그 제어방법
KR970016956A (ko) 프로그래머블 로직 콘트롤러의 출력 데이타 체크회로
KR20210073197A (ko) 인버전 신호 생성 회로
US20050268019A1 (en) [interface and system for transmitting real-time data ]
KR920013146A (ko) 필드버스 인터페이스보드
KR100668747B1 (ko) 데이터 입출력 장치
KR970007157Y1 (ko) 시스템버스와 다수 병렬포트 사이의 인터페이스 장치
KR100488981B1 (ko) Ｇｐｉｏ 포트를 이용한 ｉｃ 회로 구조
KR100308148B1 (ko) 메모리공유장치
KR20200032464A (ko) 집적 회로
KR0118651Y1 (ko) 피씨와 이미지 프로세서의 인터페이스장치
KR100307400B1 (ko) 통신 시스템에서의 프로세서간 데이터 전송장치
WO1997016779A3 (de) Eingabesicherungs- und transaktionseinheit für digitale informationen und verfahren zur eingabesicherung und für transaktionen von digitalen informationen
KR920008607A (ko) 시스템의 확장기능을 위한 선택보드의 인터페이스를 갖는 컴퓨터 시스템
KR910002172A (ko) 비 고정된 마스터/슬레이브 시스템의 멀티플 통신방법 및 회로
KR920000824B1 (ko) 양방향 입출력 버퍼회로
KR910014293A (ko) 엘리베이터의 데이타 송수신방식
KR100237746B1 (ko) 래치타입 센스앰프의 오동작 방지장치
KR960011699A (ko) 이상동작 방지기능을 갖는 데이타 전송회로
KR20000067560A (ko) 쓰기 제어 구동 회로
JPH0560855A (ja) 送信パルス制御回路
KR960002030A (ko) 다중인터럽트통신회로
KR950012457A (ko) 반도체 기억소자의 어드레스 입력장치
KR960042399A (ko) 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치
KR950004780A (ko) 자기 진단동작을 위한 데이타 통신장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 17

EXPY Expiration of term