KR970013303A - 고속 바이 시 모스(BiCMOS) 트랜지스터 및 그 제조 방법 - Google Patents

고속 바이 시 모스(BiCMOS) 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR970013303A
KR970013303A KR1019950025155A KR19950025155A KR970013303A KR 970013303 A KR970013303 A KR 970013303A KR 1019950025155 A KR1019950025155 A KR 1019950025155A KR 19950025155 A KR19950025155 A KR 19950025155A KR 970013303 A KR970013303 A KR 970013303A
Authority
KR
South Korea
Prior art keywords
forming
electrode
base
region
polycrystalline silicon
Prior art date
Application number
KR1019950025155A
Other languages
English (en)
Other versions
KR100188093B1 (ko
Inventor
윤광준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950025155A priority Critical patent/KR100188093B1/ko
Publication of KR970013303A publication Critical patent/KR970013303A/ko
Application granted granted Critical
Publication of KR100188093B1 publication Critical patent/KR100188093B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고속 BiCMOS 트랜지스터 및 그 제조 방법에 관한 것으로서, 제2 도전형 바이폴라 영역, 제1 도전형 제1 MOS 영역, 제2 도전형 제2 MOS 영역, 그리고 상기 영역들을 격리시키는 격리부가 형성되어 있는 반도체 기판위에 제1 도전형의 다결정 실리콘과 그 위의 산화막으로 서로 분리된 두 개의 베이스 전극을 형성하는 제1 공정, 상기 베이스 전극의 불순물을 상기 바이폴라 영역의 기판으로 확산시켜 외부베이스 확산층을 형성하는 제2 공정, 상기 MOS 영역에 게이트 산화막을 형성하는 제3 공정, 상기한 반도체 기판 저면에 다결정 실리콘을 적층하고, 선택적으로 식각하여 MOS 영역의 게이트 산화막을 보호하고, 바이폴라 영역의 다결정 실리콘 측벽을 형성하는 제4 공정, 상기한 두 베이스 전극 사이의 기판에 이온을 주입하여 베이스 영역을 형성하는 제5 공정, 상기한 반도체 기판 전면에 다결정 실리콘을 적층한 후, 도핑하고 식각하여 두 베이스 전극 사이에서 베이스 전극 위에 형성되어 있는 산화막으로 절연되어 있는 에미터 전극과 상기 에미터 전극과 절연되어 있는 콜렉터 전극, 제1 MOS 영역과 제2 MOS 영역의 게이트 산화막에 각각의 게이트 전극이 서로 절연되도록 형성하고 에미터 확산층과 소스-드레인 확산층을 형성하는 제6 공정을 포함하고 있어, 베이스 전극을 먼저 형성하며, 에미터 전극과 게이트 전극을 동시에 생성하면서 이때 콜렉터 영역 표면 상부에도 다결정 실리콘 및 실리사이드로 구성된 전극을 형성함으로써, 제조 공정을 보다 간단히 하고 집접도를 향상하며 콜렉터 저항을 감소시키는 효과가 있는 BiCMOS 트랜지스터와 그 제조 방법이다.

Description

고속 바이 시 모스(BiCMOS) 트랜지스터 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (가)∼(타)는 본 발명의 실시예에 따른 BIMOS 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고, 제3도는 본 발명에 의한 BiCMOS 트랜지스터의 구조를 나타낸 단면도이다.

Claims (5)

  1. 제2 도전형 바이폴라 영역, 제1 도선형 제1 MOS 영역, 제2 도전형 제2 MOS 영역, 그리고 상기 영역들을 격리시키는 격리부가 형성되어 있는 반도체 기판위에 제1 도전형의 다결정 실리콘과 그 위의 산화막으로 서로 분리된 두 개의 베이스 전극을 형성하는 제1 공정, 상기 베이스 전극의 불순물을 상기 바이폴라 영역의 기판으로 확한시켜 외부베이스 확산층을 형성하는 제2 공정, 상기 MOS 영역에 게이트 산화막을 형성하는 제3 공정, 상기한 반도체 기판 전면에 다결정 실리콘을 적층하고, 선택적으로 식각하여 MOS 영역의 게이트 산화막을 보호하고, 바이폴라 영역의 다결정 실리콘 측벽을 형성하는 제4 공정, 상기한 두 베이스 전극 사이의 기판에 이온을 주입하여 베이스 영역을 형성하는 제5 공정, 상기한 반도체 기판 전면에 다결정 실리콘을 적층한 후, 도핑하고 식각하여 두 베이스 전극 사이에서 베이스 전극 위에 형성되어 있는 산화막으로 절연되어 있는 에미터 전극과 상기 에미터 전그고가 절연되어 있는 콜렉터 전극, 제1 MOS 영역과 제2 MOS 영역의 게이트 산화막에 각각의 게이트 전극이 서로 절연되도록 형성하고 에미터 확산층과 소스-드레인 확산층을 형성하는 제6 공정을 포함하는 BiCMOS 트랜지스터의 제조 방법.
  2. 제1항에 있어서, 상기 게이트 산화막을 형성하는 제3 공정에서 상기 게이트 산화막을 열산화법으로 형성하고, 제4 공정 후에 상기 다결정 실리콘 측벽 사이의 기판에 생긴 상기 열산화막을 제거하는 공정을 포함하는 BiCMOS 트랜지스터의 제조 방법.
  3. 제1항에 있어서, 상기 6 공정에서 다결정 실리콘막을 형성한 후 상기 다결정 실리콘막 위에 실리사이드층을 적층한 후 식각하여, 상기 에미터 전극, 상기 콜렉터 전극, 상기 게이트 전극등을 형성하는 공정을 포함하는 BiCMOS 트랜지스터의 제조 방법.
  4. 제1항에서, 상기 소스-드레인 확산층을 형성하는 공정에서, 상기 게이트 전극을 형성한 후에 상기 MOS 영역에 LDD 확산층을 형성하고, 상기 기판 표면에 산화막을 적층하고, 식각하여 상기 에미터, 콜렉터 전극 및 상기 게이트 전극에 산화물 측벽을 형성한 다음, 제1 도전층 및 제2 도전형의 불순물의 고농도 확산층을 형성하는 공정을 포함하는 BiCMOS 트랜지스터의 제조 방법.
  5. 제2 도전형의 기판에 형성되어 있는 제1 도전형의 베이스 확산층, 상기 베이스 확산층 안에 형성되어 있는 제2 도전형의 에미터 확산층, 상기 베이스 확산층 위에 형성되어 있는 베이스 전극, 상기 베이스 전극의 측면에 형성되어 있는 다결정 실리콘 측벽, 상기 베이스 전극과 절연되어 상기 에미터 확산층 위, 상기 베이스 전극의 일부에 부착되어 있는 에미터 전극, 상기 베이스-에미터 전극과 절연되어 상기 기판에 형성되어 있는 콜렉터 전극을 포함하는 BiCMOS 트랜지스터.
KR1019950025155A 1995-08-16 1995-08-16 고속 바이 시 모스 트랜지스터 및 그 제조 방법 KR100188093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950025155A KR100188093B1 (ko) 1995-08-16 1995-08-16 고속 바이 시 모스 트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025155A KR100188093B1 (ko) 1995-08-16 1995-08-16 고속 바이 시 모스 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970013303A true KR970013303A (ko) 1997-03-29
KR100188093B1 KR100188093B1 (ko) 1999-06-01

Family

ID=19423561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950025155A KR100188093B1 (ko) 1995-08-16 1995-08-16 고속 바이 시 모스 트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100188093B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408000B1 (ko) * 2001-12-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408000B1 (ko) * 2001-12-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자 형성 방법

Also Published As

Publication number Publication date
KR100188093B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR900005124B1 (ko) 상보형 반도체장치
US4892837A (en) Method for manufacturing semiconductor integrated circuit device
KR930001460A (ko) 반도체 집적회로장치 및 그 제조방법
JPH0831841A (ja) 半導体装置及びその製造方法
JP3782962B2 (ja) ＳｉＧｅＢｉＣＭＯＳ集積化技法によるポリシリコン−ポリシリコン間キャパシタの形成方法
KR970003680A (ko) 초고속 쌍극성 트랜지스터의 제조 방법
KR880005690A (ko) 선택적인 에피켁샬층을 사용한 BiCMOS 제조방법
JPH02246264A (ja) 半導体装置およびその製造方法
KR970013303A (ko) 고속 바이 시 모스(BiCMOS) 트랜지스터 및 그 제조 방법
JP2653092B2 (ja) 相補型薄膜トランジスタ及びその製造方法
JPH0786589A (ja) 積み上げ拡散層型ｍｏｓ半導体装置の製造方法
JPH06302826A (ja) 絶縁ゲート電界効果トランジスタ及びその製造方法
JPS643065B2 (ko)
JPS6153762A (ja) 半導体集積回路装置
JP2004063918A (ja) 横型ｍｏｓトランジスタ
JPS61160965A (ja) 半導体集積回路装置
JPH07273340A (ja) Ｓｏｉ型トランジスタ
JP2570749B2 (ja) 半導体装置の製造方法
KR20000028965A (ko) 반도체 장치 및 그 제조 방법
JPH02207534A (ja) 半導体装置
JPS63246862A (ja) 半導体装置
JPS632365A (ja) 半導体集積回路の製造方法
JPH0722528A (ja) 半導体装置およびその製造方法
JP2678081B2 (ja) 半導体集積回路装置
JPH11317528A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee