KR970012612A - VT head switching noise cancellation impulse generator - Google Patents

VT head switching noise cancellation impulse generator Download PDF

Info

Publication number
KR970012612A
KR970012612A KR1019950024827A KR19950024827A KR970012612A KR 970012612 A KR970012612 A KR 970012612A KR 1019950024827 A KR1019950024827 A KR 1019950024827A KR 19950024827 A KR19950024827 A KR 19950024827A KR 970012612 A KR970012612 A KR 970012612A
Authority
KR
South Korea
Prior art keywords
signal
transistor
inverting
terminal
impulse
Prior art date
Application number
KR1019950024827A
Other languages
Korean (ko)
Other versions
KR0163891B1 (en
Inventor
연상흠
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950024827A priority Critical patent/KR0163891B1/en
Publication of KR970012612A publication Critical patent/KR970012612A/en
Application granted granted Critical
Publication of KR0163891B1 publication Critical patent/KR0163891B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

이 발명은 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로에 관한 것으로, 구형파 신호를 입력받아 그 신호의 특성을 전달하는 제1경로수단(10)과, 구형파 신호를 입력받아, 상기 제1경로수단에 비해 시간지연을 시키고 신호를 반전시켜 특성을 전달하는 제2경로수단(20)과, 상기 제1경로수단으로부터 출력되는 신호와 상기 제2경로 수단으로부터 출력되는 신호를 입력받아, 두 신호의 논리곱적인 신호합성에 의해 임펄스 신호를 출력하는 임펄스 생성수단(30)으로 이루어져 있으며, 2개이상의 헤드를 사용하는 브이티알 시스템에 있어서, 헤드 절환시 나타나는 잡음을 제거하는 데에 사용되는 임펄스 신호를 폭이 작은 신호로 발생시키고, 집적회로로 구현하기에 적합하도록 구성한 브이티알 헤드 절환 제거용 임펄스 발생회로에 관한 것이다.The present invention relates to an impulse generating circuit for eliminating VT head switching noise, comprising: a first path means (10) for receiving a square wave signal and transmitting a characteristic of the signal, and receiving a square wave signal to the first path means; Compared to the second path means 20 for delaying the time and inverting the signal to transmit characteristics, and receiving the signal output from the first path means and the signal output from the second path means, Impulse generating means 30 for outputting an impulse signal by a general signal synthesis, in a VTI system using two or more heads, the width of the impulse signal used to remove the noise appearing when switching the head The present invention relates to a VT head switching cancellation impulse generation circuit configured to generate a small signal and to be suitable for an integrated circuit.

Description

브이티알 헤드 절환 잡음 제거용 임펄스 발생회로VT head switching noise cancellation impulse generator

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 종래 기술의 임펄스 발생회로를 적용한 회로도.1 is a circuit diagram to which a conventional impulse generating circuit is applied.

제2도는 제1도의 출력특성을 나타내내 파형도이고.2 is a waveform diagram showing the output characteristics of FIG.

제3도는 이 발명의 실시예에 따른 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로의 개념을 나타낸 논리 회로도.3 is a logic circuit diagram illustrating a concept of a VTIAL switching noise canceling impulse generating circuit according to an exemplary embodiment of the present invention.

제4도는 이 발명의 실시예에 따른 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로를 적용한 상세회로도.4 is a detailed circuit diagram of applying a VT head switching noise cancellation impulse generating circuit according to an embodiment of the present invention.

제5도는 (가)~(바)는 제5도의 각 부분에서의 파형도.5 is a waveform diagram in each part of FIG.

제6도는 제4도의 출력특성을 나타낸 파형도.6 is a waveform diagram showing the output characteristics of FIG.

Claims (9)

구형파 신호를 입력받아 그 신호의특성을 전달하는 제1경로수단(10과, 구형파 신호를 입력받아 상기 제1경로수단에비해 시간지연을 시키고 신호를 반전시켜 특성을 전달하는 제2경로수단(20)과, 상기 제1경로수단으로부터 출력되는 신호와 상기 제2경로수단으로부터 출력되는 신호를 입력받아, 두 신호의 논리곱적인 신호 합성에 의해 임펄스 신호를 출력하는 임펄수 생성수단(30)으로 이루어져 있는 것을 특징으로 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.First path means (10) for receiving the square wave signal and transmitting the characteristics of the signal, and Second path means (20) for delaying the signal and inverting the signal and transmitting the characteristics compared to the first path means for receiving the square wave signal (20). And an impulse generating means 30 which receives a signal output from the first path means and a signal output from the second path means and outputs an impulse signal by a logical product of the two signals. Impulse generation circuit for eliminating VT head switching noise. 제1항에 있어서, 상기 제1경로수단(10)의 구성은, 상기 입력저항(Rin)의 출력신호를 입력받아 신호를 반전시켜 출력하는 제1반전수단(11)과, 제1반전수단(11)으로부터 출력되는 신호를 입력받아 신호를 반전시켜 출력하는 제2반전수단(12)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.According to claim 1, wherein the configuration of the first path means 10, the first inverting means (11) for receiving the output signal of the input resistor (Rin) and inverting the output signal and the first inverting means ( 11) Impulse generation circuit for eliminating VT head switching noise, characterized in that it comprises a second inverting means (12) for receiving the signal output from the 11) and inverts the signal. 제2항에 있어서, 상기 제1반전수단(11)이 구성은, 상기 입력저항(Rin)의 타측단자가 베이스(base)로 연결되고 에미터가 접지되어 있는 제1트랜지스터(Q11)와, 구동전원(VCC)이 일측단자로 입력되고 상기 제1트랜지스터(Q11)의 컬렉터가 타측단자로 연결되어 있는 제1저항(R11)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.3. The structure of claim 2, wherein the first inverting means (11) comprises: a first transistor (Q11) in which the other terminal of the input resistor (Rin) is connected to a base and the emitter is grounded; VTC switching noise cancellation impulse generation circuit comprising a first resistor (R11) is connected to one terminal and the collector of the first transistor (Q11) is connected to the other terminal. 제2항에 있어서, 상기 제2반전수단(12)의 구성은, 상기 제1반전수단(11)의 제1트랜지스터(Q11)의 컬렉터가 베이스로 연결되고 에미터가 접지되어 있는 제2트랜지스터(Q21)로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.The second transistor (12) according to claim 2, wherein the configuration of the second inverting means (12) includes a second transistor having a collector of the first transistor (Q11) of the first inverting means (11) connected to a base and the emitter being grounded. Q21) Impulse generation circuit for eliminating VT head switching noise, characterized in that consisting of. 제1항에 있어서, 상기 제2경로수단(20)의 구성은 상기 입력저항(Rin)의 출력신호를 입력받아 신호를 반전시켜 출력하는 제1반전수단(21)과; 상기 제1반전수단(21)으로부터 출력되는 신호를 입력받아 전류 미러의 특성을 이용하여 출력하는 신호지연수단(22)과, 상기 신호지연수단(22)으로부터 출력되는 신호를 입력받아 신호를 반전시켜 출력하는 제2반전수단(23)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.2. The apparatus of claim 1, wherein the second path means (20) comprises: first inverting means (21) for receiving an output signal of the input resistor (Rin) and inverting and outputting the signal; The signal delay means 22 for receiving the signal output from the first inverting means 21 and outputting the signal using the characteristics of the current mirror and the signal output from the signal delay means 22 to invert the signal V-head switching noise cancellation impulse generating circuit, characterized in that consisting of the second inverting means (23) for outputting. 제5항에 있어서, 상기 제1반전수단(21)의 구성은, 상기 입력저항(Rin)의 타측단자가 베이스로 연결되고 에미터가 접지되어 있는 제1트랜지스터(Q21)와 상기 제1트랜지스터(Q21)의 컬렉터가 타측단자로 연결되어 있는 제1저항(R11)으로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.The first transistor Q21 and the first transistor of claim 5, wherein the first inverting means 21 has a structure in which the other terminal of the input resistor Rin is connected to the base and the emitter is grounded. Q21) Impulse generation circuit for removing the VT head switching noise, characterized in that the collector comprises a first resistor (R11) connected to the other terminal. 제5항에 있어서, 상기 신호지연수단(22)의 구성은, 구동전원(VCC)이 에미터로 입력되고 상기 제1반전수단(21)의 제1저항(R21)의 타측단자가 컬렉터와 베이스로 연결되어 있는 제1트랜지스터(Q22)와, 구동전원(VCC)이 에미터로 입력되고 상기 제1트랜지스터(Q22A)의 베이스가 베이스로 연결되어 있는 제2트랜지스터(Q22B)로 이루어져 있는 것을 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.6. The signal delay means (22) according to claim 5, wherein the driving delay (22) is input to the emitter and the other terminal of the first resistor (R21) of the first inverting means (21) is connected to the collector and the base. And a first transistor Q22 connected to the second transistor Q22B, and a driving power supply VCC being input to the emitter and a base of the first transistor Q22A connected to the base. Impulse generator for eliminating VT head switching noise. 제5항에 있어서, 상기 제2반전수단(23)의 구성은, 상기 신호지연수단(22)의 제2트랜지스터(Q22B)의 컬렉터가 일측단자로 연결되어 있는 제1저항(R23A)과, 상기 제1저항(R23A)의 타측단자가 일측단자로 연결되고 타측단자가 접지되어 있는 제2저항(R23B)과, 상기 제1저항(R23A)의 타측단가 베이스로 연결되고 상기 제1경로수단(10)의 제2반전수단(12)의 제2트랜지스터(Q12)의 컬렉터가 컬렉터로 연결되어 있는 제2트랜지스터(Q23)로 이루어져 있는 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.6. The structure of claim 5, wherein the second inverting means (23) comprises: a first resistor (R23A) in which a collector of the second transistor (Q22B) of the signal delay means (22) is connected to one terminal; The second path R23B having the other terminal of the first resistor R23A connected to one terminal and the other terminal being grounded, and the other end terminal of the first resistor R23A connected to the base, and the first path means 10 The second head (Q23) of the collector of the second transistor (Q12) of the second inverting means (12) of the VT head switching noise cancellation impulse generating circuit, characterized in that consisting of. 제1항에 있어서, 상기 임펄스 생성수단(30)의 구성은, 구동전원(VCC)을 입력받아 상기 제1경로부(10)와 제2경로부(20)의 출력단자로 공급하는 저항(R30)으로 이루어져 있는 것을 것을 특징으로 하는 브이티알 헤드 절환 잡음 제거용 임펄스 발생회로.2. The resistor R30 of claim 1, wherein the impulse generating means 30 receives a driving power supply VCC and supplies it to the output terminals of the first path part 10 and the second path part 20. V head switching noise cancellation impulse generating circuit, characterized in that consisting of). ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950024827A 1995-08-11 1995-08-11 Impulse generation circuit for removing noise of vcr head change KR0163891B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950024827A KR0163891B1 (en) 1995-08-11 1995-08-11 Impulse generation circuit for removing noise of vcr head change

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024827A KR0163891B1 (en) 1995-08-11 1995-08-11 Impulse generation circuit for removing noise of vcr head change

Publications (2)

Publication Number Publication Date
KR970012612A true KR970012612A (en) 1997-03-29
KR0163891B1 KR0163891B1 (en) 1999-01-15

Family

ID=19423341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024827A KR0163891B1 (en) 1995-08-11 1995-08-11 Impulse generation circuit for removing noise of vcr head change

Country Status (1)

Country Link
KR (1) KR0163891B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101296347B1 (en) * 2011-07-20 2013-08-20 이성 주식회사 Variable Impulse Signal Generating Apparatus and Method Using FPGA

Also Published As

Publication number Publication date
KR0163891B1 (en) 1999-01-15

Similar Documents

Publication Publication Date Title
KR940017438A (en) Integrated Waveshaping Circuit
KR880004680A (en) Image quality correction circuit
KR970012612A (en) VT head switching noise cancellation impulse generator
KR920019076A (en) Delay-pulse generator
KR0179913B1 (en) Circuit for output enable signal generation
KR100246321B1 (en) Transition detector
KR940027383A (en) Bus multiplexing circuit
KR970013690A (en) Glitch-independent control signal generator
KR960027338A (en) Arm Short Protection
KR960019990A (en) Low Noise High Speed Output Buffer
KR960035206A (en) Clock Skew Canceller
KR930022729A (en) 2 times operating frequency regeneration circuit
KR0175026B1 (en) Clock skew canceller
KR970066978A (en) Data recognizer
KR940025166A (en) One Pulse Generator
KR960036334A (en) Variable delay circuit
JPH08242153A (en) Latch circuit
KR940003188A (en) Synchronous Counter Circuit
KR940017171A (en) Noise pulse elimination circuit
KR970019019A (en) Noise filter circuit
JP2550680B2 (en) Pulse output circuit
KR940017198A (en) Stable pulse combination circuit
KR970067359A (en) The address transition detection circuit
KR970055526A (en) Half-Power Terminal Voltage Generation Circuit
KR970024566A (en) Phase Comparators for Frequency

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110823

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee