KR970012139A - 리딩 제로 카운터 - Google Patents

Abstract

본 발명은 메모리소자와 인코딩 로직을 이용하여 부동 소숫점 데이타의 리딩 제로의 갯수를 카운트함으로써 처리속도를 향상시키고 입력 데이타에 대한 설계 확장성이 용이한 리딩 제로 카운터에 관한 것으로서, 각 어드레스에 입력 데이타의 리딩제로의 갯수가 저장되어 있는 룩업 테이블로 구성된 메모리소자와, m 비트 입력 데이타를 입력하여 입력데이타의 리딩제로의 갯수를 인코딩하기 위한 복수 개의 기본블럭으로 구성되며, 인코딩된 리딩제로의 갯수에 해당하는 신호를 메모리소자의 어드레스로 출력하여 메모리소자의 상기 어드레스에 저장된 리딩제로의 갯수를 억세스하는 인코딩로직으로 구성된다.

Description

리딩 제로 카운터

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 실시예에 따른 리딩 제로 카운터의 회로도,

제2도는 리딩 제로 카운터에 있어서, 인코딩 로직의 기본 블록의 회로도,

제3도는 제2도의 기본블럭으로 구성된 제1도의 인코딩 로직의 회로도.

Claims (5)

1. 각 어드레스에 입력데이타의 리딩제로의 갯수가 저장되어 있는 메모리소자와, m 비트 입력 데이타를 입력하여 입력데이타의 리딩제로의 갯수를 인코딩하며, 인코딩된 리딩제로의 갯수에 해당하는 신호를 메모리소자의 어드레스로 출력하여 메모리소자의 상기 어드레스에 저장된 리딩제로의 갯수를 억세스하는 인코딩로직으로 구성되는 것을 특징으로 하는 리딩제로 카운터.
2. 제1항에 있어서, 메모리소자는 룩업 테이블로 구성되는 것을 특징으로 하는 리딩제로 카운터.
3. 제1항에 있어서, m 비트 입력 데이타를 인코딩하기 위한 인코딩 로직은 n 비트의 입력 데이타를 각각 입력으로 하는 복수 개의 기본 블록으로 구성되는 것을 특징으로 하는 리딩제로 카운터.
4. 제3항에 있어서, 인코딩로직은 복수 개의 기본블럭중 제1단의 기본 블록의 인에이블단자에는 전원전압(Vdd)이 인가되고, 그 다음단이 기본 블록의 인에이블단자에는 리딩제로가 n개 일때의 전단의 각 기본블럭에서 출력되는 신호들이 논리게이트를 통해 논리곱되어 인가되는 것을 특징으로 하는 리딩제로 카운터.
5. 제3항에 있어서, 각 기본블럭은 n-비트 입력 데이타 중 최상위비트 S_n-1와 인에이블신호를 입력하고 논리곱하여 n 비트 입력 데이타 중 리딩제로가 0일 때 하이상태의 신호 Z0를 출력하는 제1앤드 게이트와, 입력 데이타 S_n-2-S₀을 한 입력으로 하고 인에이블신호를 다른 입력으로 하여 논리곱하는 제2 내지 제n앤드 게이트와, 상기 제1 내지 제n-a앤드 게이트의 출력을 각각 입력하여 반전시켜주기 위한 제1 내지 제n-1인버터와, 상기 제1 내지 제n-1인버터의 출력중 해당되는 출력과 각 제2 내지 제n앤드 게이트의 출력을 입력하고 논리곱하여 n 비트 입력 데이타중 리딩제로가 하나 내지 (n-1)일 때 하이상태의 신호 Z1-Zn-1를 각각 출력하기 위한 제n+1 내지 2n-1앤드 게이트와, 상기 제1앤드 게이트와 제1n+1내지 제2n-1앤드 게이트의 출력을 입력하고 이들을 논리 노아하여 n 비트 입력 데이타중 리딩제로가 n개일 때 하이상태의 신호 Zout를 출력하는 노아 게이트로 구성되는 것을 특징으로 하는 리딩제로 카운터.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.