KR970009851B1 - 액정표시소자 제어장치 - Google Patents
액정표시소자 제어장치 Download PDFInfo
- Publication number
- KR970009851B1 KR970009851B1 KR1019940021209A KR19940021209A KR970009851B1 KR 970009851 B1 KR970009851 B1 KR 970009851B1 KR 1019940021209 A KR1019940021209 A KR 1019940021209A KR 19940021209 A KR19940021209 A KR 19940021209A KR 970009851 B1 KR970009851 B1 KR 970009851B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- output signal
- data
- processed
- delay
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 238000012935 Averaging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/20—Image enhancement or restoration by the use of local operators
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
Abstract
내용 없음.
Description
제1도는 종래 액정표시소자 제어장치의 구성도.
제2도는 제1도에 있어 화소데이타처리부의 내부 구성도.
제3도는 본 발명 액정표시소자 제어장치의 구성도.
제4도는 본 발명에 있어 수평필터의 내부회로도.
제5도는 본 발명에 있어 수직필터의 내부회로도.
제6도는 본 발명에 따른 입력 영상데이타의 실시예도.
* 도면의 주요부분에 대한 부호의 설명
10 : 클럭합성 및 발생부 20 : 메인 인터페이스부
30 : 수직필터 31,33,35,41,43,45 : 승산기
32,34,42,44 : 지연부 36,37,38,46,47,48 : 가산기
40 : 수직필터 39,49 : 멀티플렉서
50 : 화소배열부 60 : 선형처리 및 온도보상부
70 : 데이타출력 및 변환부
본 발명은 액정표시소자 제어장치에 관한 것으로, 특히 디지탈필터인 수평, 수직필터를 독립적으로 구성하여 수평 및 수직방향으로 입력영상데이타를 처리하여 에지부분을 강조함으로써 해상도를 향상시키도록 하는 액정표시소자 제어장치에 관한 것이다.
제1도는 종래 액정표시소자 제어장치의 구성도로서, 이에 도시된 바와 같이 내부동작에 필요한 클럭을 합성시키거나 생성시키는 클럭합성 및 발생부(1)와 씨피유(도면상에 미도시)와 정보를 교환하여 내부동작을 총괄제어하는 메인 인터페이스부(2)와, 입력영상데이타를 4라인(n-1,n,n+1,n+2)에 순서대로 저장하고 입력순서에 따라 차례로 출력하는 멀티라인 버퍼(3)와, 상기 멀티라인 버퍼(3)로부터 현재 처리하고자 하는 영상데이타, 이전의 영상데이타 및 이후의 데이타를 입력받아 각 화소의 영상데이타를 처리하는 화소데이타처리부(4)와, 상기 화소데이타처리부(4)에서 처리된 데이타를 각 구동 클럭에 따라 다수개의 데이타로 나누어 데이타구동소자(도면상에 미도시)로 출력하는 데이타출력 및 변환부(4)의 동작모드를 지원하는 프로그래머블레지스터(2-1)와, 시스템을 제어하는 제어부(2-2)로 구성된다.
한편, 제2도는 상기 화소데이타처리부(4)의 상세 구성도록서, 이에 도시된 바와 같이 상기 멀티라인 버퍼(3)로부터 현재 라인에 위치하는 영상데이타(n), 이전의 라인에 위치하는 영상데이타(n-1) 및 이후의 라인에 위치하는 영상데이타를 입력받아 그 영상데이타의 평균값으로 각 화소들의 화소값을 선정하는 필터부(4-1)와, 상기 필터부(4-1)에서 선정된 화소값에 따라 화소들을 재배열하는 화소배열부(4-2)와, 상기 화소배열부(4-2)의 출력신호에 따라 트랜스미션특성을 선형적으로 처리하는 동시에 온도에 따른 보상을 수행하는 선형처리및온도보상부(4-3)으로 구성된다.
이와 같이 구성되는 종래 액정표시소자 제어장치의 동작을 상기한 제1도 및 제2도를 참조하여 설명하면 다음과 같다.
클럭및발생부(1)에서 내부동작에 필요한 클럭을 발생하거나 또는 씨피유에서 발생한 클럭을 합성하여 내부동작에 필요한 클럭을 만들면, 메인 인터페이스부(2)의 제어부(2-2)는 씨피유와 정보를 교환하여 내부동작을 제어하게 된다.
이때, 입력영상데이타(Data)가 4개의 (n-1,n,n+1,n+2)을 갖는 멀티라인 버퍼(3)로 인가되어 순서대로 저장되며, 저장된 데이타는 입력순서대로 화소데이타처리부(4)로 출력된다.
만약, 현재의 라인에 위치하는 영상데이타를 n, 이전의 라인에 위치하는 영상데이타를 n-1, 이후의 라인에 위치하는 영상데이타를 n+1이라 하면 상기의 영상데이타들은 각각 제2도에서 보는 바와 같이 상기 화소데이타처리부(4)의 R필터(4-1a), G필터(4-1b), B필터(4-1c)에 차례로 인가된다.
상기 R필터(4-1a), G필터(4-1b), B필터(4-1c)는 디지탈 저역필터로서 무빙 에버리징(Moving averaging)기능을 가지며, 화소배열부(4-2)에서 액정표시소자(LCD)의 화소구조에 적합하도록 재배열할 경우 화소(R,G,B)간의 에이리애징(Aliasing)을 줄이기 위한 것으로, 현재 처리하고자 하는 화소와 그의 이웃하는 화소들의 평균에 의해서 출력되는 화소값을 선정한다.
이때, 각 화소에 곱해지는 계수들은 상기 메인 인터페이스부(2)의 프로그래머블레지스터(2-1)를 이용하여 계수값을 변경시킬 수 있으며, 이러한 계수값은 LUT(Loop Up Table)방식에 의해 이미 저장되어 있게 된다.
이와같이 상기 필터부(4-1)에서 각 화소들의 화소값이 정해져 이 화소값들은 화소배열부(4-2)로 인가되면, 상기 화소배열부(4-2)는 액정의 화소구조에 맞도록 각 화소들을 재배열시키며, 인가전압에 대한 액정표시소자(LCD)의 트랜스미션 특성이 비선형적이므로 선형처리및온도보상부(4-3)는 상기 재배열된 화소들의 트랜스미션 특성을 선형적으로 처리하는 동시에 온도에 따른 보상을 수행한다.
이와 같이 처리된 영상데이타들은 데이타출력및변환부(5)로 인가되어 각 화소의 구동 클럭에 따라 다수개의 블럭으로 데이타를 만들어 데이타구동소자로 인가되어진다.
그러나 상기한 종래 액정표시소자 제어장치는 영상데이타를 액정표시소자(LCD)의 화소구조에 맞도록 화소배열 블럭에서 처리하기 이전에 필터부에 의해 처리되는데, 이 필터가 무빙 에버리징(Moving averaging)방식이기 때문에 영상신호의 에지성분이 감소 또는 둔화되어 선명한 화질을 디스플레이하기 힘들게 된다.
특히, 신호원이 고화질(HD) 혹은 그 이상의 해상도를 가진 신호원(EWS)에서는 현격한 화질저하를 초래하는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 티브이에 적용되는 수직 및 수평필터를 각각 독립적으로 구성하여 사용자가 원하는 수평 및 수직방향으로의 기능을 선택하여 특정방향의 화질을 개선할 수 있도록 하는 액정표시소자 제어장치를 제공함을 목적으로 한다.
본 발명은 상기의 목적을 달성하기 위하여 내부동작에 필요한 클럭을 합성시키거나 생성시키는 클럭합성및발생수단과, 씨피유(도면상에 미도시)와 정보를 교환하여 내부동작을 총괄제어하는 메인 인터페이스수단과, 영상데이타를 입력받아 현재 처리하고자 하는 화소와 수평방향으로 이웃하는 화소들을 수처리하는 수평필터수단과, 상기 수평필터수단에서 처리된 영상데이타를 입력받아 현재 처리하고자 하는 화소와 수직방향으로 이웃하는 화소들을 처리하는 수직필터수단과, 상기 수직필터수단에서 처리된 화소들을 화소구조에 맞도록 재배열하는 화소배열수단과 상기 화소배열수단의 출력신호에 따라 트랜스미션특성을 선형적으로 처리하는 동시에 온도에 따른 보상을 수행하는 선형처리및온도보상수단과, 상기 선형처리및온도보상수단에서 처리된 데이타를 각 구동 클럭에 따라 다수개의 데이타로 나누어 데이타 구동소자(도면상에 미도시)로 출력하는 데이타출력및변환수단으로 구성한다.
또한, 상기 수평필터수단은 인가되는 영상데이타를 1/4승산하는 제1승산수단과, 상기 영상데이타를 1화소 만큼 지연하는 제1지연수단과, 상기 제1지연수단의 출력신호를 1/2 승산하는 제2승산수단과, 상기 제1지연수단의 출력신호를 다시 1화소 만큼 지연하는 제2지연수단과, 상기 제2지연수단의 출력신호를 1/4 승산하는 제3승산수단과, 상기 제1, 제2, 제3승산수단의 출력신호를 가산하는 제1가산수단과, 상기 제1가산수단의 출력신호와 상기 제1지연수단의 출력신호를 가산하는 제2가산수단과, 상기 제2가산수단과 제1지연수단의 출력신호를 가산하는 제3가산수단과, 제어신호(C0)(C1)의 입력 상태에 따라 상기 제3가산수단, 제1가산수단 및 제1지연수단의 출력신호중 하나를 선택하여 출력하는 제1데이타선택수단으로 구성한다.
또한, 상기 수직필터수단은 상기 수평필터수단으로부터 영상데이타를 1/4승산하는 제4승산수단과, 상기 영상데이타를 1라인 만큼 지연하는 제3지연수단과, 상기 제3지연수단의 출력신호를 1/2승산하는 제5승산수단과, 상기 제3지연수단의 출력신호를 다시 1라인 만큼 지연하는 제4지연수단과, 상기 제4지연수단의 출력수단을 1/4승산하는 제6승산수단과, 상기 제4, 제5, 제6승산수단의 출력신호를 가산하는 제4가산수단과, 상기 제4가산수단의 출력신호와 상기 제3지연수단의 출력신호를 가산하는 제5가산수단과, 상기 제5가산수단과 제3지연수단의 출력신호를 가산하는 제6가산수단과, 제어신호(C2)(C3)의 입력상태에 따라 상기 제6가산수단, 제4가산수단 및 제3지연수단의 출력신호중 하나를 선택하여 출력하는 제2데이타선택수단으로 구성한다.
이와같이 구성되는 본 발명을 첨부한 도면을 실시예로 하여 상세히 설명하면 다음과 같다.
제3도는 본 발명 액정표시소자 제어장치의 구성도로서, 이에 도시된 바와 같이 내부동작에 필요한 클럭을 합성시키거나 생성시키는 클럭합성및발생부(10)와 씨피유(도면상에 미도시)와 정보를 교환하여 내부동작을 총괄제어하는 메인 인터페이스부(20)와, 영상데이타를 입력받아 현재 처리하고자 하는 화소와 수평방향으로 이웃하는 화소들을 수평방향으로 하는 수평필터(30)와, 상기 수평필터(30)에서 처리된 영상데이타를 입력받아 현재 처리하고자 하는 화소와 수직방향으로 이웃하는 화소들을 처리하는 수직필터(40)와, 상기 수직필터(40)에서 처리된 화소들을 화소구조에 맞도록 재배열하는 화소배열부(50)와, 상기 화소배열부(50)의 출력신호에 따라 트랜스미션특성을 선형적으로 처리하는 동시에 온도에 따른 보상을 수행하는 선형처리및온도보상부(60)와, 상기 선형처리및온도보상부(60)에서 처리된 데이타를 각 구동 클럭에 따라 다수개의 데이타로 나누어 데이타 구동소자(도면상에 미도시)로 출력하는 데이타출력및변환부(70)으로 구성한다.
또한, 제4도는 수평필터(30)의 내부회로도로서, 이에 도시한 바와 같이 인가되는 영상데이타(A)를 1/4승산하는 제1승산기(31)와, 상기 영상데이타(A)를 1화소 만큼 지연한느 제1지연부(32)와, 상기 제1지연부(32)의 출력신호(B)를 1/2승산하는 제2승산기(33)와, 상기 제1지연부(32)의 출력신호(B)를 다시 1화소 만큼 지연하는 제2지연부(34)와, 상기 제2지연부(34)의 출력신호(C)를 1/4승산하는 제3승산기(35)와, 상기 제1, 제2, 제3승산기(31)(33)(35)의 출력신호를 가산하는 제1가산기(36)와, 상기 제1가산기(36)의 출력신호와 상기 제1지연부(32)의 출력신호(B)를 가산하는 제2가산기(37)와, 상기 제2가산기(37)의 출력신호와 제1지연부(32)의 출력신호(B)를 가산하는 제3가산기(38)와, 제어신호(C0)(C1)의 입력 상태에 따라 상기 제3가산기(38), 제1가산기(36) 및 제1지연부(32)의 출력신호(D)(E)(B)중 하나를 선택하여 출력하는 제1멀티플렉서(MUXI)(39)로 구성한다.
또한, 제5도는 상기 수직필터(40)의 내부회로도로서, 이에 도시한 바와같이 상기 수평필터(30)로 부터 출력되는 영상데이타(H)를 1/4승산하는 제4승산기(41)와, 상기 영상데이타(H)를 1라인 만큼 지연하는 제3지연부(42)와, 상기 제3지연부(42)의 출력신호(I)를 1/2승산하는 제5승산기(43)와, 상기 제3지연부(43)의 출력신호(I)를 다시 1라인 만큼 지연하는 제4지연부(44)와, 상기 제4지연부(44)의 출력신호(J)를 1/4승산하는 제6승산기(45)와, 상기 제4, 제5, 제6승산기(41)(43)(45)의 출력신호를 가산하는 제4가산기(46)와, 상기 제4가산기(46)의 출력신호와 상기 제3지연부(42)의 출력신호(I)를 가산하는 제5가산기(47)와, 상기 제5가산기(47)의 출력신호와 제3지연부(42)의 출력신호(I)를 가산하는 제6가산기(48)와, 제어신호(C2)(C3)의 입력상태에 따라 상기 제6가산기(48), 제4가산기(46) 및 제3지연부(42)의 출력신호(K)(L)(I)중 하나를 선택하여 출력하는 제2멀티플렉서(MUX2)(49)로 구성한다.
이와같이 구성되는 본 발명의 작용 및 효과를 첨부한 제3도 내지 제6도를 참조하여 설명하면 다음과 같다.
클럭합성 및 발생부(10)에서 내부동작에 필요한 클럭을 발생하거나 또는 씨피유에서 발생한 클럭을 합성하여 내부동작에 필요한 클럭을 만들면, 메인 인터페이스부(20)는 씨피유와 정보를 교환하여 내부동작을 제어하게 된다.
이때, 수평필터(30)로 입력 영상데이타(Data)가 입력되면, 그 수평필터(30)는 현재 처리하고자 하는 화소와 그 화소와 수평방향으로 이웃하는 이전 및 이후의 화소를 처리한다.
한편 수직필터(40)는 상기 수평필터(30)로부터 출력되는 영상데이타를 입력받아 이 영상데이타의 화소와 그 화소와 수직방향으로 이웃하는 이전 및 이후의 화소를 처리하게 된다.
이와같이 상기 수평 및 수직필터(40)를 통해 각 화소들의 수평 및 수직방향이 처리되면 화소배열부(50)는 액정표시소자의 화소구조에 적합하도록 각 R,G,B화소를 재배열한다.
그러면, 선형처리및온도보상부(60)는 인가전압에 대한 액정표시소자의 트랜스미션 특성이 비선형적이므로, 이를 선형적으로 처리하는 동시에 온도에 따른 보상을 하여 데이타출력및변환부(70)로 인가한다.
이에따라, 상기 데이타출력및변환부(70)는 인가되는 데이타를 데이타구동소자로 출력하게 되는데, 이때, 데이타 구종소자의 구동클럭에는 한계가 있으므로(15MHz 내외), 해상도가 높은 영상신호원의 데이타(XGA, EWS, HD)를 구현하기 위해서는 몇개의 블럭으로 구분하여 처리한 후 데이타 구동소자로 인가하게 된다.
여기서, 상기 수평필터(30)와, 수직필터(40)의 동작을 첨부한 제6도를 참조하여 설명한다.
제6도는 입력 영상데이타의 실시예도로서, 각 화소값을 10 진수로 나타내었다.
먼저, 제4도와 제6도를 참조하여 수평필터(30)를 설명한다.
제4도에 있어 B를 현재 처리하고자 하는 영상데이타라 하고 A를 상기 B보다 1샘플 간격 이후에 인가되는 영상데이타, C를 1샘플간격 이전에 영상데이타라고 하면, 이 영상데이타의 화소는 제6도에서 C,B,A를 나타내고, 이 화소들의 화소값은 각기 10,16,16를 갖는다.
이에따라, 제1승산기(31)는 상기 A의 화소값을 1/4승산하고, 제2승산기(33)는 B의 화소값을 1/2승산하며, 제3승산기(35)는 제2지연부(34)를 통해 출력되는 C의 화소값을 1/4승산하여 출력하면, 제1가산기(36)는 상기 제1, 제2, 제3승산기(31)(33)(35)의 출력을 가산한 14.5를 출력한다.
이와같은 상기 제1가산기(36)의 출력 14.5는 수평방향으로 저역통과 필터링된 결과치로서, 제1멀티플렉서(39)로 입력(E)된다.
한편, 제2가산기(37)에서는 현재 처리하고자 하는 화소(B)와 저역통과 필터링된 값의 차를 구하고, 이 값은 제3가산기(38)에 의해 원래의 화소(B)와 합하여져 상기 제1멀티플렉서(39)로 입력(D)되는데, 이 값(D)은 수평방향의 에지가 강조된 것이다.
또한, 현재 처리하고자 하는 영상 데이타 B의 화소값은 처리되지 않은 상태로 상기 제1멀티플렉서(39)로 그냥 입력(B)된다.
이에따라, 상기 제1멀티플렉서(39)는 제4도에 도시한 진리표에서와 같이 제어신호(C0)(C1)에 따라 수평방향 에지강조번호(D), 저역통과필터링된 신호(E), 언프로세싱된 신호(B)중 하나를 선택하여 출력하게 된다.
다음으로, 제5도와 제6도를 참조하여 수직필터(40)를 설명하면 다음과 같다.
제5도에 있어 I를 현재 처리하고자 하는 라인의 영상데이타라 하고 H를 상기 I보다 1라인 이후에 인가되는 영상데이타, J를 1라인 이전에 인가된 영상데이타라 하면, 각 영상데이타의 화소는 제6도에서 J, I, H를 나타내고, 이 화소들의 화소값은 각기 10,16,16를 갖는다.
이에따라, 제4승산기(41)는 상기 H의 화소값을 1/4승산하고, 제5승산기(43)는 I의 화소값을 1/2승산하며, 제6승산기(45)는 제3지연부(42)를 통해 출력되는 J의 화소값을 1/4승산하여 출력하게 된다.
그러면, 제4가산기(46)는 상기 제3, 제5, 제6승산기(41)(43)(45)의 출력을 가산하여 출력하게 되는데, 이와 같이 출력되는 상기 제4가산기(46)의 출력은 H, I, J신호를 수직방향으로 지역통과 필터링한 결과치로서, 이 결과치는 제2멀티플렉서(49)로 입력(L)된다.
한편, 제5가산기(47)에서는 현재 처리하고자 하는 화소(I)와 저역통과 필터링된 값의 차를 구하고, 이 값은 제6가산기(48)에 의해 원래의 화소(I)와 더해져 상기 제2멀티플렉서(49)로 입력(K)되는데, 이 값(K)은 수직방향의 에지가 강조된 것이다.
또한, 현재 처리하고자 하는 영상데이타 I의 화소값은 처리되지 않은 상태로 상기 제1멀티플렉서(49)로 그냥 입력(I)된다.
이에 따라, 상기 제1멀티플렉서(49)는 제5도에 도시한 진리표에서와 같이 제어신호(C2)(C3)에 따라 수평방향 에지강조신호(M), 저열통과필터링된 신호(L), 언프로세싱된 신호(I)중 하나를 선택하여 출력하게 된다.
이상에서 설명한 바와같이 본 발명은 수평, 수직방향의 처리장치를 독립적으로 구성하여 사용자가 수직, 수평방향으로 에지강조기능, 저역통과필터처리 기능, 언프로 세싱기능을 적합하게 선택할 수 있어 특정방향의 화질을 개선할 수 있는 효과가 있으며, 액정표시소자 콘트롤러의 화질 뿐만 아니라 티브이, 브이씨알 등 디지탈 처리방식에 의한 화질 개선에도 사용할 수 있는 효과가 있다.
Claims (3)
- 내부동작에 필요한 클럭을 합성시키거나 생성시키는 클럭합성및발생수단과, 씨피유와 정보를 교환하여 내부동작을 총괄제어하는 메인 인터페이스수단과, 영상데이타를 입력받아 현재 처리하고자 하는 화소와 수평방향으로 이웃하는 화소들을 수처리하는 수평필터수단과, 상기 수평필터수단에서 처리된 영상데이타를 입력받아 현재 처리하고자 하는 화소와 수직방향으로 이웃하는 화소들을 처리하는 수직필터수단과, 상기 수직필터수단에서 처리된 화소들을 화소구조에 맞도록 재배열하는 화소배열수단과, 상기 화소배열수단의 출력신호에 따라 트랜스미션특성을 선형적으로 처리하는 동시에 온도에 따른 보상을 수행하는 선형처리및온도보상수단과, 상기 선형처리및온도보상수단에서 처리된 데이타를 각 구동 클럭에 따라 다수개의 데이타로 나누어 데이타구동소자로 출력하는 데이타출력및변환수단으로 구성하는 것을 특징으로 하는 액정표시소자 제어장치.
- 제1항에 있어서, 수평필터수단은 인가되는 영상데이타를 1/4승산하는 제1승산수단과, 상기 영상데이타를 1화소 만큼 지연하는 제1지연수단과, 상기 제1지연수단의 출력신호를 1/2 승산하는 제2승산수단과, 상기 제1지연수단의 출력신호를 다시 1화소 만큼 지연하는 제2지연수단과, 상기 제2지연수단의 출력신호를 1/4 승산하는 제3승산수단과, 상기 제1, 제2, 제3승산수단의 출력신호를 가산하는 제1가산수단과, 상기 제1가산수단의 출력신호와 상기 제1지연수단의 출력신호를 가산하는 제2가산수단과, 상기 제2가산수단과 제1지연수단의 출력신호를 가산하는 제3가산수단과, 제어신호(C0)(C1)의 입력 상태에 따라 상기 제3가산수단, 제1가산수단 및 제1지연수단의 출력신호중 하나를 선택하여 출력하는 제1데이타선택수단으로 구성한 것을 특징으로 하는 액정표시소자 제어장치.
- 제1항에 있어서, 수직필터수단은 상기 수평필터수단으로 부터 영상데이타를 1/4승산하는 제4승산수단과, 상기 영상데이타를 1라인 만큼 지연하는 제3지연수단과, 상기 제3지연수단의 출력신호를 1/2승산하는 제5승산수단과, 상기 제3지연수단의 출력신호를 다시 1라인 만큼 지연하는 제4지연수단과, 상기 제4지연수단의 출력수단을 1/4승산하는 제6승산수단과, 상기 제4, 제5, 제6승산수단의 출력신호를 가산하는 제4가산수단과, 상기 제4가산수단의 출력신호와 상기 제3지연수단의 출력신호를 가산하는 제5가산수단과, 상기 제5가산수단과 제3지연수단의 출력신호를 가산하는 제6가산수단과, 제어신호(C2)(C3)의 입력상태에 따라 상기 제6가산수단, 제4가산수단 및 제3지연수단의 출력신호중 하나를 선택하여 출력하는 제2데이타선택수단으로 구성하는 것을 특징으로 하는 액정표시소자 제어장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940021209A KR970009851B1 (ko) | 1994-08-26 | 1994-08-26 | 액정표시소자 제어장치 |
US08/517,257 US5754163A (en) | 1994-08-26 | 1995-08-22 | Liquid crystal display controlling apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940021209A KR970009851B1 (ko) | 1994-08-26 | 1994-08-26 | 액정표시소자 제어장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960008664A KR960008664A (ko) | 1996-03-22 |
KR970009851B1 true KR970009851B1 (ko) | 1997-06-18 |
Family
ID=19391234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940021209A KR970009851B1 (ko) | 1994-08-26 | 1994-08-26 | 액정표시소자 제어장치 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5754163A (ko) |
KR (1) | KR970009851B1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7283142B2 (en) | 2000-07-28 | 2007-10-16 | Clairvoyante, Inc. | Color display having horizontal sub-pixel arrangements and layouts |
US8022969B2 (en) * | 2001-05-09 | 2011-09-20 | Samsung Electronics Co., Ltd. | Rotatable display with sub-pixel rendering |
US6491400B1 (en) * | 2000-10-24 | 2002-12-10 | Eastman Kodak Company | Correcting for keystone distortion in a digital image displayed by a digital projector |
US7123277B2 (en) * | 2001-05-09 | 2006-10-17 | Clairvoyante, Inc. | Conversion of a sub-pixel format data to another sub-pixel data format |
US7307646B2 (en) * | 2001-05-09 | 2007-12-11 | Clairvoyante, Inc | Color display pixel arrangements and addressing means |
US7755652B2 (en) * | 2002-01-07 | 2010-07-13 | Samsung Electronics Co., Ltd. | Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels |
JP3774704B2 (ja) * | 2003-03-04 | 2006-05-17 | キヤノン株式会社 | 画像信号処理装置及び画像表示装置並びにその方法 |
US20040196302A1 (en) * | 2003-03-04 | 2004-10-07 | Im Moon Hwan | Systems and methods for temporal subpixel rendering of image data |
US7167186B2 (en) * | 2003-03-04 | 2007-01-23 | Clairvoyante, Inc | Systems and methods for motion adaptive filtering |
JP3774706B2 (ja) * | 2003-03-14 | 2006-05-17 | キヤノン株式会社 | 画像表示装置及び画像表示装置の変換回路の特性決定方法 |
US20040233308A1 (en) * | 2003-05-20 | 2004-11-25 | Elliott Candice Hellen Brown | Image capture device and camera |
US7268748B2 (en) * | 2003-05-20 | 2007-09-11 | Clairvoyante, Inc | Subpixel rendering for cathode ray tube devices |
US7230584B2 (en) * | 2003-05-20 | 2007-06-12 | Clairvoyante, Inc | Projector systems with reduced flicker |
US8035599B2 (en) * | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
US7397455B2 (en) * | 2003-06-06 | 2008-07-08 | Samsung Electronics Co., Ltd. | Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements |
US7218301B2 (en) * | 2003-06-06 | 2007-05-15 | Clairvoyante, Inc | System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts |
US20040246280A1 (en) * | 2003-06-06 | 2004-12-09 | Credelle Thomas Lloyd | Image degradation correction in novel liquid crystal displays |
US7209105B2 (en) * | 2003-06-06 | 2007-04-24 | Clairvoyante, Inc | System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error |
US7187353B2 (en) * | 2003-06-06 | 2007-03-06 | Clairvoyante, Inc | Dot inversion on novel display panel layouts with extra drivers |
US7084923B2 (en) * | 2003-10-28 | 2006-08-01 | Clairvoyante, Inc | Display system having improved multiple modes for displaying image data from multiple input source formats |
US7590299B2 (en) * | 2004-06-10 | 2009-09-15 | Samsung Electronics Co., Ltd. | Increasing gamma accuracy in quantized systems |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4215414A (en) * | 1978-03-07 | 1980-07-29 | Hughes Aircraft Company | Pseudogaussian video output processing for digital display |
GB2119197B (en) * | 1982-03-19 | 1986-02-05 | Quantel Ltd | Video processing system for picture rotation |
-
1994
- 1994-08-26 KR KR1019940021209A patent/KR970009851B1/ko not_active IP Right Cessation
-
1995
- 1995-08-22 US US08/517,257 patent/US5754163A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR960008664A (ko) | 1996-03-22 |
US5754163A (en) | 1998-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970009851B1 (ko) | 액정표시소자 제어장치 | |
US5374995A (en) | Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom | |
EP0555092B1 (en) | Improvements in and relating to digital filters | |
US5621404A (en) | Digital-to-digital sample rate converter | |
US5459520A (en) | Electronic camera with over-sampling filter and method for over-sampling and interpolating electronic camera image data | |
EP0653839B1 (en) | Rate converter and imaging apparatus | |
US6219020B1 (en) | Liquid crystal display control device | |
JPH1021387A (ja) | 画像処理装置および処理方法 | |
JPH01136474A (ja) | ゴースト除去用フィルタ回路 | |
US5838387A (en) | Digital video scaling engine | |
US5668895A (en) | Digital filter for image processing | |
JP2008083681A (ja) | パネルインターフェイス装置、画像処理用lsi、デジタルカメラおよびデジタル機器 | |
KR0181999B1 (ko) | 동화상 복호화장치에 있어서 수평필터 | |
JP3108177B2 (ja) | 画像拡大装置 | |
KR100656644B1 (ko) | 영상압축에서의 움직임 보상을 위한 화면간 보간장치 | |
JP3257145B2 (ja) | 撮像装置 | |
KR960005208B1 (ko) | 필터링에 따르는 영상신호의 가장자리 에러 보상방법과 장치 | |
JPH04212196A (ja) | デジタル成分ビデオ信号をntsc信号へ直接デジタル変換する装置及び方法 | |
JP2000125267A (ja) | 補間演算装置及び方法 | |
JP3338601B2 (ja) | 順次走査信号のインタレース走査信号への変換装置 | |
JP3752874B2 (ja) | 画像縮小処理装置 | |
KR970006553B1 (ko) | 영상신호처리시스템에 있어서 화면원근이동(Zooming)장치 | |
EP0970582A1 (en) | Bilinear decimator with error compensation | |
JPH0461561A (ja) | 画像処理装置 | |
JPS61107808A (ja) | デイジタルフイルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |