KR970006020B1 - Test data output apparatus of boundary scan architecture - Google Patents
Test data output apparatus of boundary scan architecture Download PDFInfo
- Publication number
- KR970006020B1 KR970006020B1 KR1019940023343A KR19940023343A KR970006020B1 KR 970006020 B1 KR970006020 B1 KR 970006020B1 KR 1019940023343 A KR1019940023343 A KR 1019940023343A KR 19940023343 A KR19940023343 A KR 19940023343A KR 970006020 B1 KR970006020 B1 KR 970006020B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- boundary scan
- cells
- signal
- tdo
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
Abstract
Description
제1도는 본 발명에 따른 바운더리 스캔 구조의 TDO 출력 장치의 블럭도.1 is a block diagram of a TDO output device having a boundary scan structure according to the present invention.
제2도는 본 발명에 따른 바운더리 스캔 구조의 TDO 출력 장치에 이루어지는 바운더리 스캔 입/출력 셀의 회로도.2 is a circuit diagram of a boundary scan input / output cell in a TDO output device having a boundary scan structure according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 시프트 레지스터 20 : 선택회로10: shift register 20: selection circuit
30-1∼30-3 : 바운더리 스캔 입/출력 셀 310 : 바운더리 스캔 레지스터30-1 to 30-3: boundary scan input / output cell 310: boundary scan register
320 : 업데이트 데이타 레지스터320: update data register
본 발명은 IEEE(Institute of Electrical and Electronics Engineers)에서 규정한 바운더리 스캔 구조(Boundary-Scan Architecture)에 관한 것으로서, 더욱 상세하게는 바운더리 스캔 입/출력 셀의 TDO를 선택적으로 출력시킬 수 있는 바운더리 스캔 구조의 TDO 출력 장치에 관한 것이다.The present invention relates to a boundary-scan architecture defined by the Institute of Electrical and Electronics Engineers (IEEE), and more particularly to a boundary scan structure capable of selectively outputting a TDO of a boundary scan input / output cell. Relates to a TDO output device.
IEEE에서는 집적회로의 구성 요소들이 요구되는 기능을 정확히 수행하는지, 또는 각 구성 요소들이 정확하게 서로 연결되었는지, 또는 각 구성 요소들이 요구되는 기능을 정확하게 수행할 수 있도록 상호작용을 하는지를 감시하는데 필요한 바운더리 스캔 구조를 IEEE 1149.1에 규정하였다.In IEEE, boundary scan structures are needed to monitor whether the components of an integrated circuit perform exactly the required function, or whether each component is correctly connected to each other, or whether each component interacts to perform the required function correctly. Is defined in IEEE 1149.1.
이 규정에 의하면, 바운더리 스캔 구조에서는 테스트 클럭(Test Clock : 이하, TCK라 함), 테스트 데이타 입력(Test Data Input : 이하, TDI라 함), 테스트 데이타 출력(Test Data Outpot : 이하, TDO라 함) 및 테스트 모드 선택(Test Mode Select : 이하, TMS라 함)신호들을 위한 단자를 필요로 한다. 여기서, TCK는 IEEE 규정에 의한 집적회로의 로직용 테스트 클럭이며, TDI는 상술한 규정의 집적회로의 로직을 테스트하기 위한 테스트 명령 및 데이타를 의미한다.According to this rule, in the boundary scan structure, a test clock (hereinafter referred to as TCK), a test data input (hereinafter referred to as TDI), and a test data output (hereinafter referred to as TDO) are referred to as TDO. ) And a terminal for test mode select (hereinafter, referred to as TMS) signals. Here, TCK is a test clock for logic of an integrated circuit according to the IEEE specification, and TDI means test commands and data for testing the logic of the integrated circuit of the above-described regulation.
TDI는 TCK의 상승에지에서 샘플링되어 테스트하기 위한 로직에 인가된다.TDI is applied to logic for sampling and testing at the rising edge of TCK.
또한, TDO는 상술한 규정에 의한 집적회로로부터 로직을 테스트하기 위하여 직렬로 출력되는 테스트 명령 및 데이타로서, TDO는 TCK의 하강에지에서 상태가 변화되어야 한다. 또한, TMS는 상술한 규정에 의한 집적회로의 로직을 테스트하기 위한 모드를 설정하는 신호로서, TCK의 상승에지에서 샘플링되어 출력된다.In addition, the TDO is a test command and data output in series to test logic from the integrated circuit according to the above-mentioned provision, and the TDO must change state at the falling edge of the TCK. In addition, the TMS is a signal for setting a mode for testing the logic of the integrated circuit according to the above-described rule, and is sampled at the rising edge of the TCK and output.
이러한 바운더리 스캔 구조에서는 TDO들은 바운더리 스캔 레지스터로부터 출력된다. 이때, 바운더리 스캔 레지스터는 바운더리 스캔 입/출력 셀들로 이루어지며, 바운더리 스캔 입/출력 셀들은 종속 접속된 다수의 셀(D 플립플롭 또는 래치로 구성되는)들로 구성되어 인가된 TDO를 셀들에 순차적으로 시프트시키면서 출력하게 된다.In this boundary scan structure, the TDOs are output from the boundary scan register. In this case, the boundary scan register is composed of boundary scan input / output cells, and the boundary scan input / output cells are composed of a plurality of cascaded cells (consisting of D flip-flops or latches) to sequentially apply an applied TDO to the cells. It outputs while shifting to.
따라서, 바운더리 스캔 레지스터를 구성하는 다수개의 셀들중의 TDO를 출력하고자 할 때에는 많은 시간이 필요하다는 문제가 있게 된다. 즉, 종속 결합되어 바운더리 스캔 레지스터를 이루는 셀들중 첫번째 셀의 TDO를 출력시키고자 할 때에는 TDO를 마지막 셀에 도달하도록 전체 바운더리 스캔 레지스터의 수만큼 순차적으로 시프트시켜야 하므로 많은 시간이 소요되는 것이다.Therefore, there is a problem that a lot of time is required to output the TDO of the plurality of cells constituting the boundary scan register. That is, when outputting the TDO of the first cell among the cells that are cascaded and bounded scan registers, it takes a lot of time because the TDO must be sequentially shifted by the total number of boundary scan registers to reach the last cell.
본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 바운더리 스캔 레지스터를 이루는 다수개의 셀들중의 하나를 지정하여 TDO를 선택적으로 출력시킬 수 있게한 바운더리 스캔 구조의 TDO 출력 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to provide a boundary scan structure TDO output device capable of selectively outputting a TDO by designating one of a plurality of cells constituting a boundary scan register. It is.
이러한 목적을 달성하기 위한 본 발명의 특징은, 입력되는 스캐닝신호를 데이타 레지스터의 출력에 동기되어 시프트시키도록 종속 접속되는 제1,2,3바운더리 스캔 셀로 형성되어 제3바운더리 스캔 셀이 스캔신호를 출력하는 바운더리 스캔 레지스터와, 업데이트 데이타 레지스터신호에 동기되어 상기 제1,2바운더리 스캔셀의 스캐닝신호를 출력하는 제1,2업데이트 셀로 형성된 업데이트 레지스터와, 출력 인에이블신호 또는 상기 제1업데이트 레지스터의 출력을 외부 테스트신호에 따라 선택적으로 출력하는 제1멀티플렉서와; 출력 데이타신호 또는 제2업데이트 셀의 출력을 외부 테스트신호에 따라 선택적으로 출력하는 제2멀티플렉서와, 상기 제1멀티플렉서의 출력에 따라 상기 제2멀티플렉서의 출력을 선택적으로 출력하는 3상태 버퍼를 구비하는 바운더리 스캔 입/출력 셀들이 다수 형성된 바운더리 스캔 구조에 있어서, TDI를 순차적으로 시프트시키는 다수개의 시프트 셀들로 형성된 시프트 레지스터와; 상기 제1,2,3바운더리 스캔 셀 및 상기 시프트 레지스터 사이에 구성되며, 상기 시프트 레지스터의 출력에 따라 상기 제1,2,3바운더리 스캔 셀의 출력을 선택적으로 TDO로서 출력하는 선택부를 더 구비하는 바운더리 스캔 구조의 TDO 출력 장치에 있다.A feature of the present invention for achieving this object is formed of first, second, and third boundary scan cells that are cascaded to shift the input scanning signal in synchronization with the output of the data register so that the third boundary scan cell receives the scan signal. An update register formed of a boundary scan register to be output, first and second update cells synchronously outputting a scanning signal of the first and second boundary scan cells in synchronization with an update data register signal, and an output enable signal or the first update register A first multiplexer for selectively outputting an output according to an external test signal; A second multiplexer for selectively outputting an output data signal or an output of the second update cell according to an external test signal, and a three-state buffer selectively outputting the output of the second multiplexer according to the output of the first multiplexer A boundary scan structure in which a plurality of boundary scan input / output cells are formed, comprising: a shift register formed of a plurality of shift cells for sequentially shifting a TDI; A selector configured between the first, second, and third boundary scan cells and the shift register, and selectively outputting the output of the first, second, and third boundary scan cells as a TDO according to the output of the shift register; It is in a TDO output device with a boundary scan structure.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 바운더리 스캔 구조의 TDO 입력 장치의 회로도로서, 시프트 레지스터(10), 선택회로(20) 및 다수개의 바운더리 스캔 입/출력 셀(30-1∼30-3)들로 이루어져 있다.1 is a circuit diagram of a TDO input device having a boundary scan structure according to the present invention, and includes a shift register 10, a selection circuit 20, and a plurality of boundary scan input / output cells 30-1 to 30-3. have.
이를 구체적으로 설명하면, 시프트 레지스터(10)는 플립플롭(D11-D22)들로 되는 시프트 셀을 구비하며, 이들 D플립플롭(D11-D22)들은 TCK를 클럭으로 입력하여 TDI를 순차적으로 시프트시키도록 종속 접속되어 있다. 여기서, 시프트 레지스터(10)에 입력되는 TDI는 후술하는 설명에서 알 수 있는 바와 같이 바운더리 스캔 입/출력 셀(30-1∼30-3)들내에 구성되는 바운더리 스캔 레지스터내 셀들의 출력중의 하나를 선택하기 위한 정보를 갖는 선택 정보용이다.Specifically, the shift register 10 includes shift cells made of flip-flops D11-D22, and these D flip-flops D11-D22 input TCK as a clock to sequentially shift the TDI. Is cascaded. Here, the TDI input to the shift register 10 is one of the outputs of the cells in the boundary scan registers configured in the boundary scan input / output cells 30-1 to 30-3 as can be seen in the following description. For selection information having information for selecting a.
상술한 시프트 레지스터(10)는 선택회로(20)에 연결되어 있으며, 선택회로(20)는 도시된 바와 다수의 멀티플렉서(M1-M4)로 이루어져 있다. 이때, 멀티플렉서(M1-M4)는 D플립플롭(D11-D22)의 출력에 따라 바운더리 스캔 입/출력 셀(30-1∼30-3)로부터 인가되는 신호들(후술하는 설명에서 알 수 있는 바와 같이 TDO들)중 하나를 선택하여 그 바운더리 스캔 레지스터로부터 직접 TD0으로 출력하도록 구성되어 있다.The shift register 10 described above is connected to the selection circuit 20, and the selection circuit 20 includes a plurality of multiplexers M1-M4 as shown. In this case, the multiplexers M1-M4 are signals applied from the boundary scan input / output cells 30-1 to 30-3 according to the output of the D flip-flops D11-D22 (as can be seen from the description below). Likewise, it is configured to select one of the TDOs and output directly from its boundary scan register to TD0.
상술한 선택회로(20)에는 다수개의 바운더리 스캔 입/출력 셀(30-1∼30-9)들이 연결되어 있으며, 바운더리 스캔 입/출력 셀(30-1∼30-3)들은 제2도에 도시된 바와 같이 바운더리 스캔 레지스터(310), 업데이트 데이타 레지스터(320) 및 다수개의 멀티플렉서(M5-M9)와 3상태 버퍼(B1)로 각각 구성되어 있다.A plurality of boundary scan input / output cells 30-1 to 30-9 are connected to the selection circuit 20, and the boundary scan input / output cells 30-1 to 30-3 are shown in FIG. As shown, the boundary scan register 310, the update data register 320, and the multiplexers M5-M9 and the tri-state buffer B1 are respectively configured.
여기서, 바운더리 스캔 레지스터(310)는 D플립플롭(D31-D33)으로 되는 바운더리 스캔 셀(311,312,313)로 구성되며, 업데이트 데이타 레지스터(320)는 D플립플롭(D34,D35)으로 되는 업데이트 셀(321,322)들로 구성된다.Here, the boundary scan register 310 is composed of boundary scan cells 311, 312, and 313, which are D flip flops D31-D33, and the update data register 320 is update cells 321, 322, which are D flip flops D34, D35. )
그리고, 상기 D플립플롭(D31-D33)은 시프트 데이타 레지스터 클럭에 동기되며, 플립플롭(D34,D35)은 업데이트 데이타 레지스터신호에 동기되도록 구성된다.The D flip-flops D31-D33 are configured to be synchronized with the shift data register clock, and the flip-flops D34, D35 are configured to be synchronized with the update data register signal.
여기서 플립플롭(D33)의 출력은 다음단의 바운더리 스캔 입/출력 셀(30-2∼30-3)의 멀티플렉서(M7)에 인가되면 이 신호를 본 명세서에서는 스캐닝신호라 칭하였다.Herein, when the output of the flip-flop D33 is applied to the multiplexer M7 of the boundary scan input / output cells 30-2 to 30-3 of the next stage, this signal is referred to as a scanning signal in the present specification.
이때, D플립플롭(D34)은 D플립플롭(D31)의 출력을 입력하며, D플립플롭(D35)은 D플립플롭(D32)의 출력을 입력하도록 구성된다.In this case, the D flip-flop D34 inputs the output of the D flip-flop D31, and the D flip-flop D35 is configured to input the output of the D flip-flop D32.
또한, 멀티플렉서(M5)는 입력단자(I1,I2)에 D플립플롭(D34)의 출력 및 인에이블신호가 인가되며, 외부 테스트신호에 따라 상기 D플립플롭(D34)의 출력 또는 출력 인에이블신호를 선택적으로 출력하도록 구성된다. 또한, 멀티플렉서(M6)는 입력단자(I1,I2)에 D플립플롭(D35)의 출력 및 출력 데이타신호가 인가되며, 외부 테스트신호에 따라 상기 D플립플롭(D35)의 출력 또는 출력 데이타신호를 선택적으로 출력하도록 구성된다. 이때, 상기 3상태 버퍼(B1)는 멀티플렉서(M5)의 출력에 따라 멀티플렉서(M6)의 출력을 선택적으로 집적회로에 형성되는 입/출력 핀(P)에 인가하도록 구성된다.In addition, the multiplexer M5 is supplied with an output and enable signal of the D flip-flop D34 to the input terminals I1 and I2, and output or output enable signal of the D flip-flop D34 according to an external test signal. Is configured to selectively output. In addition, the multiplexer M6 receives an output and an output data signal of the D flip-flop D35 to the input terminals I1 and I2, and outputs the output or output data signal of the D flip-flop D35 according to an external test signal. Is configured to selectively output. In this case, the tri-state buffer B1 is configured to apply the output of the multiplexer M6 to the input / output pin P formed in the integrated circuit selectively according to the output of the multiplexer M5.
그리고, 멀티플렉서(M7)는 입력단자(I1,I2)에 이전 바운더리 스캔 입/출력 셀(30-1∼30-3)의 D플립플롭(D33)의 출력, 즉 TDO인 스캐닝신호가 인가되며, 시프트 데이타 레지스터신호에 따라 이들 신호들중 하나를 선택적으로 출력하도록 구성된다.The multiplexer M7 receives the output of the D flip-flop D33 of the previous boundary scan input / output cells 30-1 to 30-3, that is, a TDO, to the input terminals I1 and I2. And selectively output one of these signals in accordance with the shift data register signal.
또한, 멀티플렉서(M8)는 입력단자(I1,I2)에 D플립플롭(D31)의 출력 및 멀티플렉서(M6)의 출력이 인가되며, 상기 시프트 데이타 레지스터신호에 따라 이들 신호들중 하나를 선택적으로 출력하도록 구성된다.In addition, the multiplexer M8 receives an output of the D flip-flop D31 and an output of the multiplexer M6 to the input terminals I1 and I2, and selectively outputs one of these signals in accordance with the shift data register signal. It is configured to.
그리고, 멀티플렉서(M9)는 입력단자(I1,I2)에 D플립플롭(D32)의 출력 및 상기 버퍼(B1)의 출력이 인가되며, 상기 시프트 데이타 레지스터신호에 따라 이들 신호들중 하나를 선택적으로 출력하게 구성된다.The multiplexer M9 receives an output of the D flip-flop D32 and an output of the buffer B1 to input terminals I1 and I2, and selectively selects one of these signals according to the shift data register signal. Is configured to output.
이와 같이 구성된 바운더리 스캔 구조에서는 소정의 바운더리 스캔 입/출력 셀(30-1∼30-3)의 소정의 D플립플롭(D31-D33)의 TDO를 선택적으로 출력시킬 수 있다.In the boundary scan structure configured as described above, the TDOs of the predetermined D flip-flops D31-D33 of the predetermined boundary scan input / output cells 30-1 to 30-3 can be selectively output.
즉, 시프트 레지스터(10)를 통하여 입력된 TDI에 의하여 멀티플렉서(M1,M2,M3)는 바운더리 스캔 입/출력 셀(30-1∼30-3)의 D플립플롭(D31-D33)중의 하나의 출력을 선택하여 출력하게 할 수 있다. 이때, D플립플롭(D31-D33)의 출력은 실질적으로 스캐닝신호 즉, TDO이므로 사용자는 원하는 D플립플롭(D31-D33)의 TDO를 출력시킬 수 있는 것이다.That is, by the TDI input through the shift register 10, the multiplexers M1, M2, and M3 select one of the D flip-flops D31-D33 of the boundary scan input / output cells 30-1 to 30-3. You can select the output to be output. In this case, since the output of the D flip-flops D31-D33 is a scanning signal, that is, a TDO, the user can output the TDOs of the desired D flip-flops D31-D33.
예컨데, 바운더리 스캔 입/출력 셀(30-1∼30-3)들중 (30-2)의 D플립플롭(D31)의 TDO를 출력시키고자 하는 경우에는 먼저 멀티플렉서(M2-M4)들중 멀티플렉서(M3)가 멀티플렉서(M8)의 출력을 신호를 선택하고, 멀티플렉서(M1)는 멀티플렉서(M8)의 출력을 선택하게 하는 정보선택용 TDI를 시프트 레지스터(10)에 인가한다.For example, to output the TDO of the D flip-flop D31 of the 30-2 of the boundary scan input / output cells 30-1 to 30-3, the multiplexer of the multiplexers M2-M4 is first used. The M3 selects a signal for the output of the multiplexer M8, and the multiplexer M1 applies an information selection TDI to the shift register 10 to select the output of the multiplexer M8.
이와 같이 시프트 레지스터(10)에 인가된 TDI는 TCK에 동기되어 D플립플롭(D11-D22)들에 순차적으로 시프트되어 멀티플렉서(M1,M2,M3,M4)에 인가되므로 멀티플렉서(M1)는 결국 바운더리 스캔 입/출력 셀(30-1∼30-3)들중 (30-2)의 D플립플롭(D31)의 TDO를 출력하게 되는 것이다.As such, the TDI applied to the shift register 10 is sequentially shifted to the D flip-flops D11 to D22 in synchronization with the TCK and applied to the multiplexers M1, M2, M3, and M4, so that the multiplexer M1 is eventually bounded. The TDO of the D flip flop D31 of the scan input / output cells 30-1 to 30-3 is output.
상술한 실시예에서는 선택회로(20)의 멀티플렉서를 4개로 구성하고, 바운더리 스캔 입/출력 셀(30-1∼30-3)은 3개로 구성하는 것으로 하였으나, 바운더리 스캔 입/출력 셀의 수는 필요에 따라서 조정이 가능하며, 선택회로(20)의 멀티플렉서의 수는 바운더리 스캔 입/출력 셀의 수에 따라서 증감이 가능하다는 것은 본 발명의 기술분야에서 통상의 지식을 가진자는 용이하게 알 수 있을 것이다.In the above-described embodiment, the multiplexer of the selection circuit 20 is configured as four, and the boundary scan input / output cells 30-1 to 30-3 are configured as three, but the number of boundary scan input / output cells is It can be easily adjusted according to the need, and it can be easily understood by those skilled in the art that the number of multiplexers of the selection circuit 20 can be increased or decreased depending on the number of boundary scan input / output cells. will be.
이와 같이 본 발명은 시프트 레지스터 및 선택회로를 이용하여 다수의 바운더리 스캔 입/출력 셀들을 구성하는 바운더리 스캔 셀중의 어느 하나를 지정하여 그 바운더리 스캔 레지스터의 내용을 직접 TDO로 출력시킬 수 있으므로 TDO의 출력시간을 절약할 수 있는 효과가 있다.As described above, the present invention can designate any one of boundary scan cells constituting a plurality of boundary scan input / output cells using a shift register and a selection circuit, and output the contents of the boundary scan register directly to the TDO. There is an effect that can save time.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940023343A KR970006020B1 (en) | 1994-09-15 | 1994-09-15 | Test data output apparatus of boundary scan architecture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940023343A KR970006020B1 (en) | 1994-09-15 | 1994-09-15 | Test data output apparatus of boundary scan architecture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960011693A KR960011693A (en) | 1996-04-20 |
| KR970006020B1 true KR970006020B1 (en) | 1997-04-23 |
Family
ID=19392844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940023343A KR970006020B1 (en) | 1994-09-15 | 1994-09-15 | Test data output apparatus of boundary scan architecture |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970006020B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010045378A (en) * | 1999-11-04 | 2001-06-05 | 이구택 | Oil burner used with gas fuel |
-
1994
- 1994-09-15 KR KR1019940023343A patent/KR970006020B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960011693A (en) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1218424A (en) | Scannable asynchronous/synchronous cmos latch | |
| US4855669A (en) | System for scan testing of logic circuit networks | |
| KR100214239B1 (en) | Integrated logic circuit with partial scan path circuit and partial scan path design method for same | |
| US5406216A (en) | Technique and method for asynchronous scan design | |
| EP0530835B1 (en) | Testing circuit provided in digital logic circuits | |
| JPH06160477A (en) | Logic circuit | |
| US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
| JP2638281B2 (en) | Scan path circuit | |
| EP0470821A2 (en) | Scannable register with delay test capability | |
| US5367551A (en) | Integrated circuit containing scan circuit | |
| JPH0785099B2 (en) | Semiconductor integrated circuit device | |
| US7421634B2 (en) | Sequential scan based techniques to test interface between modules designed to operate at different frequencies | |
| KR970006020B1 (en) | Test data output apparatus of boundary scan architecture | |
| KR970006019B1 (en) | Test data input apparatus of boundary scan architecture | |
| KR100313202B1 (en) | Test circuit for macro | |
| JP2785506B2 (en) | Scan circuit | |
| KR960015560B1 (en) | Apparatus for inputting 2-test data input to integrated circuit in a boundary-scan architecture | |
| KR0122006B1 (en) | Apparatus for changing test clock(tck) of boundary-scan architecture | |
| KR970000260B1 (en) | Parallel inputable boudary-scan architecture | |
| KR0145797B1 (en) | Parallel outputtable boundary-scan architecture | |
| KR200279213Y1 (en) | Boundary scan circuit | |
| KR100261439B1 (en) | Multiple boundary scan circuit | |
| KR19980052338A (en) | The delay error correction device of the clock phase shifter | |
| KR100311500B1 (en) | Skipable boundary scan cell | |
| JPH05341016A (en) | Semiconductor integrated circuit device and testing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |