KR970006019B1 - Test data input apparatus of boundary scan architecture - Google Patents

Test data input apparatus of boundary scan architecture Download PDF

Info

Publication number
KR970006019B1
KR970006019B1 KR1019940023342A KR19940023342A KR970006019B1 KR 970006019 B1 KR970006019 B1 KR 970006019B1 KR 1019940023342 A KR1019940023342 A KR 1019940023342A KR 19940023342 A KR19940023342 A KR 19940023342A KR 970006019 B1 KR970006019 B1 KR 970006019B1
Authority
KR
South Korea
Prior art keywords
output
boundary scan
multiplexer
tdi
signal
Prior art date
Application number
KR1019940023342A
Other languages
Korean (ko)
Other versions
KR960011692A (en
Inventor
곽재봉
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019940023342A priority Critical patent/KR970006019B1/en
Publication of KR960011692A publication Critical patent/KR960011692A/en
Application granted granted Critical
Publication of KR970006019B1 publication Critical patent/KR970006019B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

A TDI input apparatus of a boundary scan architecture capable of applying a TDI to a boundary scan input/output cell is disclosed. In the apparatus, a third multiplexor(DM3) selects a TDI or a scanning signal of another boundary scan register according to one of select signals of a combinational circuit. A fourth multiplexor(DM4) selects an output of a first boundary scan cell or the TDI according to one of the select signals. A fifth multiplexor(DM5) selects an output of a second boundary scan cell or the TDI according to one of the select signals. A sixth multiplexor(DM6) applies an output of third or first multiplexor(DM3,DM1) to the first boundary scan cell as a scan signal according to a shift data register signal. A seventh multiplexor(DM7) applies an output of fourth or second multiplexors(DM4,DM2) to the second boundary scan cell as a scan signal according to a shift data register signal. An eighth multiplexor(DM8) applies outputs of fifth multiplexor(DM5) or a three state buffer to a scan cell as a scan signal according to a shift data register signal.

Description

바운더리 스캔 구조의 티디아이(TDI) 입력 장치TDI input device with boundary scan structure

제1도는 본 발명에 따른 바운더리 스캔 구조의 TDI 입력 장치의 블럭도.1 is a block diagram of a TDI input device having a boundary scan structure according to the present invention.

제2도는 본 발명에 따른 바운더리 스캔 구조의 TDI 입력 장치에 이루어지는 바운더리 스캔 입/출력 셀의 회로도.2 is a circuit diagram of a boundary scan input / output cell in a TDI input device having a boundary scan structure according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 시프트 레지스터 20 : 조합회로10: shift register 20: combination circuit

30-1∼30-9 : 바운더리 스캔 입/출력 셀 310 : 바운더리 스캔 레지스터30-1 to 30-9: boundary scan input / output cell 310: boundary scan register

320 : 업데이트 데이타 레지스터320: update data register

본 발명은 IEEE(Institute of Electrical and Electronics Engineers)에서 규정한 바운더리 스캔 구조(Boundary-Scan Architecture)에 관한 것으로서, 더욱 상세하게는 바운더리 스캔 입/출력 셀에 TDI를 선택적으로 인가할 수있는 바운더리 스캔 구조의 TDI 입력 장치에 관한 것이다.The present invention relates to a boundary-scan architecture defined by the Institute of Electrical and Electronics Engineers (IEEE), and more particularly, a boundary scan structure capable of selectively applying a TDI to a boundary scan input / output cell. Relates to a TDI input device.

IEEE에서는 집적회로의 구성 요소들이 요구되는 기능을 정확히 수행하는지, 또는 각 구성 요소들이 정확하게 서로 연결되었는지, 또는 각 구성 요소들이 요구되는 기능을 정확하게 수행할 수 있도록 상호작용을 하는지를 감시하는데 필요한 바운더리 스캔 구조를 IEEE 1149.1에 규정하였다.In IEEE, boundary scan structures are needed to monitor whether the components of an integrated circuit perform exactly the required function, or whether each component is correctly connected to each other, or whether each component interacts to perform the required function correctly. Is defined in IEEE 1149.1.

이 규정에 의하면, 바운더리 스캔 구조에서는 테스트 클럭(Test Clock : 이하, TCK라 함), 테스트 데이타 입력(Test Data Input : 이하, TDI라 함), 테스트 데이타 출력(Test Data Oupot : 이하, TDO라 함) 및 테스트 모드 선택(Test Mode Select : 이하, TMS라 함)신호들을 위한 단자를 필요로 한다. 여기서, TCK는 IEEE 규정에 의한 집적회로의 로직용 테스트 클럭이며, TDI는 상술한 규정의 집적회로의 로직을 테스트하기 위한 테스트 명령 및 데이타를 의미한다.According to this rule, the boundary scan structure is referred to as a test clock (hereinafter referred to as TCK), test data input (hereinafter referred to as TDI), and test data output (hereinafter referred to as TDO). ) And a terminal for test mode select (hereinafter, referred to as TMS) signals. Here, TCK is a test clock for logic of an integrated circuit according to the IEEE specification, and TDI means test commands and data for testing the logic of the integrated circuit of the above-described regulation.

TDI는 TCK의 상승에지에서 샘플링되어 테스트하기 위한 로직에 인가된다.TDI is applied to logic for sampling and testing at the rising edge of TCK.

또한, TDO는 상술한 규정에 의한 집적회로로부터 로직을 테스트하기 위하여 직렬로 출력되는 테스트 명령 및 데이타로서, TDO는 TCK의 하강에지에서 상태가 변화되어야 한다. 또한, TMS는 상술한 규정에 의한 집적회로의 로직을 테스트하기 위한 모드를 설정하는 신호로서, TCK의 상승에지에서 샘플링되어 출력된다.In addition, the TDO is a test command and data output in series to test logic from the integrated circuit according to the above-mentioned provision, and the TDO must change state at the falling edge of the TCK. In addition, the TMS is a signal for setting a mode for testing the logic of the integrated circuit according to the above-described rule, and is sampled at the rising edge of the TCK and output.

이러한 바운더리 스캔 구조에서는 TDI들은 바운더리 스캔 레지스터로부터 입력된다. 이때, 바운더리 스캔 레지스터는 바운더리 스캔 입/출력 셀들로 이루어지며, 바운더리 스캔 입/출력 셀들은 종속 접속된 다수의 셀(D 플립플롭 또는 래치로 구성되는)들로 구성되어 인가된 TDI를 셀들에 순차적으로 시프트시키면서 입력하게 된다.In this boundary scan structure, the TDIs are input from the boundary scan register. In this case, the boundary scan register is composed of boundary scan input / output cells, and the boundary scan input / output cells are composed of a plurality of cascaded cells (consisting of D flip-flops or latches) to sequentially apply an applied TDI to the cells. Input while shifting to.

따라서, 바운더리 스캔 레지스터를 구성하는 다수개 입/출력 셀들중의 하나의 셀에 특정한 TDI를 입력하고자 할 때에는 많은 시간이 필요하다는 문제가 있게 된다. 즉, 종속 결합되어 바운더리 스캔 레지스터를 이루는 셀들중 마지막 셀에 TDI를 입력하고자 할 때에는 TDI를 마지막 셀에 도달하도록 순차적으로 전체 바운더리 스캔 레지스터의 수만큼 시프트시켜야 하므로 많은 시간이 소요되는 것이다.Therefore, there is a problem that a lot of time is required when a specific TDI is input to one of the plurality of input / output cells constituting the boundary scan register. That is, when a TDI is input to the last cell among the cells which are cascaded and bounded scan registers, it is time consuming to shift the TDI by the number of total boundary scan registers in order to reach the last cell.

본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 바운더리 스캔 레지스터를 이루는 다수개의 셀들중의 하나를 지정하여 바운더리 스캔 레지스터의 TDI를 입력할 수 있게한 바운더리 스캔 구조의 TDI 입력 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to specify one of a plurality of cells constituting a boundary scan register so that a TDI input of a boundary scan structure can be input. To provide.

이러한 목적을 달성하기 위한 본 발명의 특징은, 입력되는 스캐닝신호를 데이타 레지스터의 출력에 동기되어 시프트시키도록 종속 접속되는 제1,2,3바운더리 스캔 셀로 형성되어 제3바운더리 스캔 셀이 스캔신호를 출력하는 바운더리 스캔 레지스터와, 업데이트 데이타 레지스터신호에 동기되어 상기 제1,2바운더리 스캔셀의 스캐닝신호를 출력하는 제1,2업데이트 셀로 형성된 업데이트 레지스터와, 출력 인에이블신호 또는 상기 제1업데이트 레지스터의 출력을 외부 테스트신호에 따라 선택적으로 출력하는 제1멀티플렉서와; 출력 데이타신호 또는 제2업데이트 셀의 출력을 외부 테스트신호에 따라 선택적으로 출력하는 제2멀티플렉서와, 상기 제1멀티플렉서의 출력에 따라 상기 제2멀티플렉서의 출력을 선택적으로 출력하는 3상태 버퍼를 구비하는 바운더리 스캔 입/출력 셀들이 다수 형성된 바운더리 스캔 구조에 있어서, TDI를 순차적으로 시프트시키는 다수개의 시프트 셀들로 형성된 시프트 레지스터와; 상기 시프트 레지스터의 출력으로 조합하여 다수개의 선택신호를 출력하는 조합회로를 더 구비하며; 상기 바운더리 스캔 입/출력 셀들은 상기 조합회로의 선택신호중의 하나에 따라 상기 TDI 또는 또다른 바운더리 스캔 레지스터의 스캐닝신호를 선택하여 출력하는 제3멀티플렉서와, 상기 선택신호의 하나에 따라 상기 제1바운더리 스캔 셀의 출력 또는 상기 TDI를 선택하여 출력하는 제4멀티플렉서와, 상기 선택신호중의 하나에 따라 상기 TDI 또는 상기 제2바운더리 스캔 셀의 출력을 선택하여 출력하는 제5멀티플렉서와, 시프트 데이타 레지스터신호에 따라 상기 제3멀티플렉서의 출력 또는 상기 제1멀티플렉서의 출력을 스캐닝신호로서 상기 제1바운더리 스캔 셀에 인가하는 제6멀티플렉서와, 시프트 데이타 레지스터신호에 따라 상기 제4멀티플렉서의 상기 제4멀티플렉서의 출력 또는 상기 제2멀티플렉서의 출력을 선택하여 상기 제2바운더리 스캔 셀에 인가하는 제7멀티플렉서와, 상기 시프트 데이타 레지스터신호에 따라 상기 제5멀티플렉서의 출력 또는 상기 3상태 버퍼의 출력을 선택하여 상기 제3바운더리 스캔 셀에 인가하는 제8멀티플렉서를 더 구비하는 바운더리 스캔 구조의 TDI입력 장치에 있다.A feature of the present invention for achieving this object is formed of first, second, and third boundary scan cells that are cascaded to shift the input scanning signal in synchronization with the output of the data register so that the third boundary scan cell receives the scan signal. An update register formed of a boundary scan register to be output, first and second update cells synchronously outputting a scanning signal of the first and second boundary scan cells in synchronization with an update data register signal, and an output enable signal or the first update register A first multiplexer for selectively outputting an output according to an external test signal; A second multiplexer for selectively outputting an output data signal or an output of the second update cell according to an external test signal, and a three-state buffer selectively outputting the output of the second multiplexer according to the output of the first multiplexer A boundary scan structure in which a plurality of boundary scan input / output cells are formed, comprising: a shift register formed of a plurality of shift cells for sequentially shifting a TDI; A combination circuit for outputting a plurality of selection signals in combination with the output of the shift register; The boundary scan input / output cells may include a third multiplexer configured to select and output a scanning signal of the TDI or another boundary scan register according to one of the selection signals of the combination circuit, and the first boundary according to one of the selection signals. A fourth multiplexer for selecting and outputting the output of the scan cell or the TDI, a fifth multiplexer for selecting and outputting the output of the TDI or the second boundary scan cell according to one of the selection signals, and a shift data register signal; A sixth multiplexer which applies an output of the third multiplexer or an output of the first multiplexer to the first boundary scan cell as a scanning signal, and an output of the fourth multiplexer of the fourth multiplexer according to a shift data register signal or The output of the second multiplexer is selected to the second boundary scan cell. A TDI having a boundary scan structure further comprising a seventh multiplexer to be applied and an eighth multiplexer which selects an output of the fifth multiplexer or an output of the three-state buffer according to the shift data register signal and applies the selected multiplexer to the third boundary scan cell On the input device.

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 바운더리 스캔 구조의 TDI 입력 장치의 회로도로서, 시프트 레지스터(10), 조합회로(20) 및 다수개의 바운더리 스캔 입/출력 셀(30-1∼30-9)들로 이루어져 있다.1 is a circuit diagram of a TDI input device having a boundary scan structure according to the present invention, and includes a shift register 10, a combination circuit 20, and a plurality of boundary scan input / output cells 30-1 to 30-9. have.

이를 구체적으로 설명하면, 시프트 레지스터(10)는 플립플롭(D11-D19)들로 되는 시프트 셀을 구비하며, 이들 D플립플롭(D11-D19)들은 TCK를 클럭으로 입력하여 TDI를 순차적으로 시프트시키도록 종속 접속되어 있다. 여기서, 시프트 레지스터(10)에 입력되는 TDI는 두 개의 종류로 구분된다. 첫번째 TDI는 바운더리 스캐닝을 위한 원래의 TDI이며, 또 다른 TDI는 후술하는 설명에서 알 수 있는 바와 같이 바운더리 스캔 입/출력 셀(30-1∼30-9)들중의 하나를 선택하며, 선택된 바운더리 스캔 입/출력 셀(30-1∼30-9)들내에 구성되는 바운더리 스캔 레지스터내의 셀들중의 하나를 선택하기 위한 정보를 갖는 선택 정보용이다.Specifically, the shift register 10 includes shift cells made of flip-flops D11-D19, and these D-flop flops D11-D19 input TCK as a clock to sequentially shift the TDI. Is cascaded. Here, the TDI input to the shift register 10 is divided into two types. The first TDI is the original TDI for boundary scanning, and another TDI selects one of the boundary scan input / output cells 30-1 to 30-9 as shown in the following description, and selects the selected boundary. For selection information having information for selecting one of the cells in the boundary scan registers configured in the scan input / output cells 30-1 to 30-9.

상술한 시프트 레지스터(10)는 조합회로(20)에 연결되어 있으며, 조합회로(20)는 도시된 바와 다수의 디멀티플렉서(DM1-DM3)로 이루어져 있다. 이때, 멀티플렉서(DM1-DM3)는 D플립플롭(D1-D9)의 출력을 조합하여 단자(O1-O9)를 통하여 선택신호를 선택적으로 출력하게 구성된다.The shift register 10 described above is connected to the combination circuit 20, and the combination circuit 20 includes a plurality of demultiplexers DM1-DM3 as shown. In this case, the multiplexers DM1-DM3 combine the outputs of the D flip-flops D1-D9 to selectively output the selection signals through the terminals O1-O9.

상술한 조합회로(20)에는 다수개의 바운더리 스캔 입/출력 셀(30-1∼30-9)들이 연결되어 있으며, 바운더리 스캔 입/출력 셀(30-1∼30-9)들은 제2도에 도시된 바와 같이 바운더리 스캔 레지스터(310), 업데이트 데이타 레지스터(320) 및 다수개의 멀티플렉서(M1-M8)와 3상태 버퍼(B1)로 각각 구성되어 있다.A plurality of boundary scan input / output cells 30-1 to 30-9 are connected to the combination circuit 20, and the boundary scan input / output cells 30-1 to 30-9 are shown in FIG. As shown, the boundary scan register 310, the update data register 320, and the multiplexers M1-M8 and the tri-state buffer B1 are respectively configured.

여기서, 바운더리 스캔 레지스터(310)는 D플립플롭(D31-D33)으로 되는 바운더리 스캔 셀(311,312,313)로 구성되며, 업데이트 데이타 레지스터(320)는 D플립플롭(D34,D35)으로 되는 업데이트 셀(321,322)들로 구성된다.Here, the boundary scan register 310 is composed of boundary scan cells 311, 312, and 313, which are D flip flops D31-D33, and the update data register 320 is update cells 321, 322, which are D flip flops D34, D35. )

여기서 플립플롭(D33)의 출력은 다음단의 바운더리 스캔 입/출력 셀(30-2∼30-9)의 멀티플렉서(M3)에 인가되며, 이 신호를 본 명세서에서는 스캐닝신호라 칭한다.The output of the flip-flop D33 is applied to the multiplexer M3 of the boundary scan input / output cells 30-2 to 30-9 of the next stage, and this signal is referred to as a scanning signal in this specification.

그리고, 상기 D플립플롭(D31-D33)은 시프트 데이타 레지스터 클럭에 동기되며, 플립플롭(D34,D35)은 업데이트 데이타 레지스터신호에 동기되도록 구성된다.The D flip-flops D31-D33 are configured to be synchronized with the shift data register clock, and the flip-flops D34, D35 are configured to be synchronized with the update data register signal.

이때, D플립플롭(D34)은 D플립플롭(D31)의 출력을 입력하며, D플립플롭(D35)은 D플립플롭(D32)의 출력을 입력하도록 구성된다.In this case, the D flip-flop D34 inputs the output of the D flip-flop D31, and the D flip-flop D35 is configured to input the output of the D flip-flop D32.

또한, 멀티플렉서(M1)는 입력단자(I1,I2)에 D플립플롭(D34)의 출력 및 인에이블신호가 인가되며, 외부 테스트신호에 따라 상기 D플립플롭(D34)의 출력 또는 출력 인에이블신호를 선택적으로 출력하도록 구성된다. 또한, 멀티플렉서(M2)는 입력단자(I1,I2)에 D플립플롭(D35)의 출력 및 출력 데이타신호가 인가되며, 외부 테스트신호에 따라 상기 D플립플롭(D35)의 출력 또는 출력 데이타를 선택적으로 출력하도록 구성된다. 이때, 상기 3상태 버퍼(B1)는 멀티플렉서(M1)의 출력에 따라 멀티플렉서(M2)의 출력을 선택적으로 집적회로에 형성되는 입/출력 핀(P3)에 인가하도록 구성된다.In addition, the multiplexer M1 receives an output and an enable signal of the D flip-flop D34 to the input terminals I1 and I2, and outputs or outputs an enable signal of the D flip-flop D34 according to an external test signal. Is configured to selectively output. In addition, the multiplexer M2 receives an output and an output data signal of the D flip-flop D35 to the input terminals I1 and I2, and selectively outputs or outputs the data of the D flip-flop D35 according to an external test signal. Is configured to output. At this time, the three-state buffer (B1) is configured to apply the output of the multiplexer (M2) to the input / output pin (P3) selectively formed in the integrated circuit in accordance with the output of the multiplexer (M1).

그리고, 멀티플렉서(M3)는 입력단자(I1)에는 이전 바운더리 스캔 입/출력 셀(30-1∼30-8)들중 하나의 D플립플롭(D33)의 출력(상술한 설명에서 알 수 있는 바와 같은 스캐닝신호) 및 TDI가 인가되며, 상기 디멀티플렉서(DM1 또는 DM2 또는 DM3)의 선택신호에 따라 상기 D플립플롭(D33)의 출력 또는 TDI를 선택적으로 출력하도록 구성된다.The multiplexer M3 has an output of the D flip-flop D33 of one of the previous boundary scan input / output cells 30-1 to 30-8 at the input terminal I1 (as can be seen from the above description). The same scanning signal) and TDI are applied, and configured to selectively output the output of the D flip-flop D33 or the TDI according to the selection signal of the demultiplexer DM1 or DM2 or DM3.

또한, 멀티플렉서(M4)는 입력단자(I1,I2)에 D플립플롭(D31)의 출력 및 TDI가 인가되며, 상기 디멀티플렉서(DM1 또는 DM2 또는 DM3)의 선택신호에 따라 D플립플롭(D31)의 출력 또는 TDI를 선택적으로 출력하도록 구성된다.In addition, the multiplexer M4 is applied with the output of the D flip-flop D31 and the TDI to the input terminals I1 and I2, and according to the selection signal of the demultiplexer DM1 or DM2 or DM3. Configured to selectively output or output TDI.

그리고, 멀티플렉서(M5)는 입력단자(I1,I2)에 D플립플롭(D32)의 출력 및 TDI가 인가되며, 상기 디멀티플렉서(DM1 또는 DM2 또는 DM3)의 선택신호에 따라 스캐닝신호 또는 TDI를 선택적으로 출력하도록 구성된다.The multiplexer M5 receives the output of the D flip-flop D32 and the TDI to the input terminals I1 and I2, and selectively selects the scanning signal or the TDI according to the selection signal of the demultiplexer DM1 or DM2 or DM3. Is configured to output.

그리고, 멀티플렉서(M6)들중 하나의 입력단자(I1,I2)에 멀티플렉서(M3)의 출력 및 상기 멀티플렉서(M1)의 출력이 인가되며, 시프트 데이타 레지스터신호에 따라 상기 멀티플렉서(M1 또는 M3)의 출력을 선택적으로 출력하도록 구성된다.The output of the multiplexer M3 and the output of the multiplexer M1 are applied to one of the input terminals I1 and I2 of the multiplexers M6, and the output of the multiplexer M1 or M3 according to the shift data register signal. Configured to selectively output the output.

그리고 멀티플렉서(M7)는 입력단자(I1,I2)에 멀티플렉서(M4)의 출력 및 멀티플렉서(M2)의 출력이 인가되며, 시프트 데이타 레지스터신호에 따라 상기 멀티플렉서(M2 또는 M4)의 출력을 선택적으로 출력하도록 구성된다.The multiplexer M7 receives an output of the multiplexer M4 and an output of the multiplexer M2 to the input terminals I1 and I2 and selectively outputs the output of the multiplexer M2 or M4 according to the shift data register signal. It is configured to.

그리고, 멀티플렉서(M8)는 입력단자(I1,I2)에 멀티플렉서(M5)의 출력 및 3상태 버퍼(B1)의 출력이 인가되며, 시프트 데이타 레지스터신호에 따라 상기 멀티플렉서(M5) 또는 3상태 버퍼(B1)의 출력을 선택적으로 출력하도록 구성된다.In the multiplexer M8, the output of the multiplexer M5 and the output of the tri-state buffer B1 are applied to the input terminals I1 and I2, and the multiplexer M5 or the tri-state buffer 3 is applied according to the shift data register signal. And selectively output the output of B1).

이와 같이 구성된 바운더리 스캔 구조에서는 TDI를 소정의 바운더리 스캔 입/출력 셀(30-1∼30-9)의 소정의 D플립플롭(D31-D33)에만 입력할 수 있다.In the boundary scan structure configured as described above, the TDI can be input only to the predetermined D flip-flops D31-D33 of the predetermined boundary scan input / output cells 30-1 to 30-9.

즉, 시프트 레지스터(10)를 통하여 입력된 TDI는 디멀티플렉서(DM1,DM2,DM3)에서 조합되어 선택신호로서 바운더리 스캔 입/출력 셀(30-1∼30-9)에 각각 구성되는 멀티플렉서(M3-M5)에 인가되므로, 선택정보용 TDI를 먼저 시프트 레지스터(10)에 인가하고, 멀티플렉서(M3-M5) 및 멀티플렉서(M3-M5)의 출력을 선택한 상태에서 원래의 TDI를 입력하면 소정의 바운더리 스캔 입/출력 셀(30-1∼30-n)의 소정 D플립플롭(D31-D33)의 이전에 있는 바운더리 스캔 레지스터들을 건너뛰어 TDI를 입력할 수 있는 것이다.That is, the TDI input through the shift register 10 is combined in the demultiplexers DM1, DM2, and DM3, and is respectively configured in the boundary scan input / output cells 30-1 to 30-9 as a selection signal (M3-). Since it is applied to M5), the selection information TDI is first applied to the shift register 10, and the original TDI is input while the outputs of the multiplexer M3-M5 and the multiplexer M3-M5 are selected. The TDI can be input by skipping the boundary scan registers before the predetermined D flip-flops D31-D33 of the input / output cells 30-1 to 30-n.

예컨데, TDI를 바운더리 스캔 입/출력 셀(30-1∼30-9)들중 (30-3)의 D플립플롭(D31)에 인가시키고자 하는 경우에는 먼저 멀티플렉서(M3) 및 멀티플렉서(M3)가 단자(I2)에 인가되는 신호를 선택하게 하는 정보선택용 TDI를 시프트 레지스터(10)애 인가한다.For example, to apply TDI to the D flip-flop D31 of (30-3) among the boundary scan input / output cells 30-1 to 30-9, first, the multiplexer M3 and the multiplexer M3. An information selection TDI is applied to the shift register 10 to allow the controller to select a signal applied to the terminal I2.

이와 같이 시프트 레지스터(10)에 인가된 TDI는 TCK에 동기되어 D플립플롭(D11-D19)들에 순차적으로 시프트되어 디멀티플렉서(DM11,DM12,DM13)에 인가될 것이다. 이때, 디멀티플렉서(DM11)는 D플립플롭(D11-D13)으로부터 인가된 선택용 TDI를 조합하여 선택신호를 출력하나 이 경우에 출력되는 선택신호는 상술한 바와 같이 바운더리 스캔 입/출력 셀(30-3)의 멀티플렉서(M3) 및 멀티플렉서(M3)가 단자(I2)에 입력되는 신호를 선택하여 출력하게 하는 신호가 될 것이다. 따라서, 선택용 TDI를 입력한 후에 원 TDI를 입력하고, 멀티플렉서(M6-M8)로 하여금 단자(I1)에 인가되는 신호를 출력하게 하는 시프트 데이타 레지스터신호를 멀티플렉서(M6-M8)에 인가하면, TDI는 바운더리 스캔 입/출력 셀(30-1∼30-9)들중 (30-3)의 D플립플롭(D1)에 인가되는 것이다.The TDI applied to the shift register 10 may be sequentially shifted to the D flip-flops D11 to D19 in synchronization with the TCK and applied to the demultiplexers DM11, DM12, and DM13. At this time, the demultiplexer DM11 outputs a selection signal by combining the selection TDI applied from the D flip-flops D11-D13, but the selection signal output in this case is the boundary scan input / output cell 30- as described above. The multiplexer M3 and the multiplexer M3 of 3) may be a signal for selecting and outputting a signal input to the terminal I2. Therefore, if the original TDI is input after the selection TDI is input, and the shift data register signal for causing the multiplexer M6-M8 to output the signal applied to the terminal I1 is applied to the multiplexer M6-M8, The TDI is applied to the D flip-flop D1 of (30-3) among the boundary scan input / output cells 30-1 to 30-9.

또한, 본 발명의 바운더리 스캔 구조에서는 TDI를 바운더리 스캔 셀(30-1)로부터 바운더리 스캔 셀(30-9)의 D플립플롭(D1,D2,D3)들에 순차적으로 시프트시킬 수도 있다.Further, in the boundary scan structure of the present invention, the TDI may be sequentially shifted from the boundary scan cell 30-1 to the D flip flops D1, D2, and D3 of the boundary scan cell 30-9.

이 경우에는 디멀티플렉서(DM11-DM13)가 바운더리 스캔 셀(30-1∼30-9)의 멀티플렉서(M3-M5)들이 단자(I1)에 입력되는 신호를 출력하게 선택용 TDI를 입력한 후에 원래의 TDI를 멀티플렉서(M3)의 단자(I1)에 입력하고, 멀티플렉서(M6-M8)가 단자(I1)에 인가되는 신호를 출력하게 시프트 데이타 레지스터의 출력을 멀티플렉서(M6-M8)에 인가하면, TDI는 시프트 데이타 레지스터 클럭에 동기되어 바운더리 스캔 입/출력 셀(30-1)로부터 바운더리 스캔 셀(30-9)의 D플립플롭(D1,D2,D3)에 순차적으로 시프트되어질 것이다.In this case, the demultiplexer DM11-DM13 inputs the selection TDI so that the multiplexers M3-M5 of the boundary scan cells 30-1 to 30-9 output the signal input to the terminal I1. When TDI is input to terminal I1 of the multiplexer M3 and the output of the shift data register is applied to the multiplexer M6-M8 so that the multiplexer M6-M8 outputs a signal applied to the terminal I1. Will be sequentially shifted from the boundary scan input / output cell 30-1 to the D flip-flops D1, D2, and D3 of the boundary scan cell 30-9 in synchronization with the shift data register clock.

상술한 실시예에서는 디멀티플렉서를 3개로 구성하는 것으로 하였으나, 바운더리 스캔 입/출력 셀의 수에 따라서, 디멀티플렉서를 다단으로 종속 접속시킬 수 있다는 것은 본 발명의 기술분야에서 통상의 지식을 가진자는 용이하게 알 수 있을 것이다.In the above-described embodiment, three demultiplexers are configured, but it can be easily understood by those skilled in the art that the demultiplexer can be cascaded in multiple stages according to the number of boundary scan input / output cells. Could be.

이와 같이 본 발명은 시프트 레지스터 및 선택회로를 이용하여 다수의 바운더리 스캔 입/출력 셀들을 구성하는 바운더리 스캔 셀을 선택하여 TDI를 입력할 수 있으므로 TDI의 입력시간을 절약할 수 있는 효과가 있다.As described above, the present invention can reduce the input time of the TDI by selecting a boundary scan cell constituting a plurality of boundary scan input / output cells using a shift register and a selection circuit.

Claims (1)

입력되는 스캐닝신호를 시프트데이타 레지스터 클럭에 동기되어 시프트시키도록 종속 접속되는 제1,2,3바운더리 스캔 셀로 형성되어 제3바운더리 스캔 셀이 스캐닝신호를 출력하는 바운더리 스캔 레지스터와, 업데이트 데이타 레지스터신호에 동기되어 상기 제1,2바운더리 스캔 셀의 스캐닝신호를 출력하는 제1,2업데이트 셀로 형성된 업데이트 레지스터와, 출력 인에이블신호 또는 상기 제1업데이트 레지스터의 출력을 외부 테스트신호에 따라 선택적으로 출력하는 제1멀트플렉서와, 출력 데이타신호 또는 제2업데이트 셀의 출력을 외부 테스트신호에 따라 선택적으로 출력하는 제2멀티플렉서와, 상기 제1멀티플렉서의 출력에 따라 상기 제2멀티플렉서의 출력을 선택적으로 출력하는 3상태 버퍼를 구비하는 바운더리 스캔 입/출력 셀들이 다수 형성된 바운더리 스캔 구조에 있어서, TDI를 순차적으로 시프트시키는 다수개의 시프트 셀들로 형성된 시프트 레지스터와; 상기 시프트 레지스터의 출력으로 조합하여 다수개의 선택신호를 출력하는 조합회로를 더 구비하며; 상기 바운더리 스캔 입/출력 셀들은, 상기 조합회로의 선택신호중의 하나에 따라 상기 TDI 또는 또다른 바운더리 스캔 레지스터의 스캐닝신호를 선택하여 출력하는 제3멀티플렉서와, 상기 선택신호의 하나에 따라 상기 제1바운더리 스캔 셀의 출력 또는 상기 TDI를 선택하여 출력하는 제4멀티플렉서와, 상기 선택신호중의 하나에 따라 상기 TDI 또는 상기 제2바운더리 스캔 셀의 출력을 선택하여 출력하는 제5멀티플렉서와 시프트 데이타 레지스터신호에 따라 상기 제3멀티플렉서의 출력 또는 상기 제1멀티플렉서의 출력을 스캐닝신호로서 상기 제1바운더리 스캔 셀에 인가하는 제6멀티플렉서와, 시프트 데이타 레지스터신호에 따라 상기 제4멀티플렉서의 출력 또는 상기 제2멀티플렉서의 출력을 선택하여 상기 제2바운더리 스캔 셀에 인가하는 제7멀티플렉서와, 상기 시프트 데이타 레지스터신호에 따라 상기 제5멀티플렉서의 출력 또는 상기 3상태 버퍼의 출력을 선택하여 상기 제3바운더리 스캔 셀에 인가하는 제8멀티플렉서를 더 구비하는 바운더리 스캔 구조의 TDI 입력 장치.A boundary scan register formed of first, second and third boundary scan cells which are cascaded so as to shift the input scanning signal in synchronization with the shift data register clock so that the third boundary scan cell outputs the scanning signal and the update data register signal. An update register formed of first and second update cells synchronously outputting scanning signals of the first and second boundary scan cells, and selectively outputting an output enable signal or an output of the first update register according to an external test signal A first multiplexer, a second multiplexer for selectively outputting an output data signal or an output of the second update cell according to an external test signal, and an output of the second multiplexer selectively according to the output of the first multiplexer Multiple boundary scan input / output cells with a tri-state buffer A boundary scan structure, comprising: a shift register formed of a plurality of shift cells for sequentially shifting a TDI; A combination circuit for outputting a plurality of selection signals in combination with the output of the shift register; The boundary scan input / output cells may include: a third multiplexer configured to select and output a scanning signal of the TDI or another boundary scan register according to one of the selection signals of the combination circuit; and the first multiplexer according to one of the selection signals. A fourth multiplexer for selecting and outputting a boundary scan cell or the TDI; and a fifth multiplexer for selecting and outputting an output of the TDI or the second boundary scan cell according to one of the selection signals. And a sixth multiplexer for applying the output of the third multiplexer or the output of the first multiplexer to the first boundary scan cell as a scanning signal, and the output of the fourth multiplexer or the second multiplexer according to a shift data register signal. A seventh multiplex that selects an output and applies it to the second boundary scan cell And, TDI input of the boundary scan device structure according to the shift register data signal by selecting the output of the output or the three-state buffer of the fifth multiplexer further includes an eighth multiplexer for applying the third boundary scan cell.
KR1019940023342A 1994-09-15 1994-09-15 Test data input apparatus of boundary scan architecture KR970006019B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023342A KR970006019B1 (en) 1994-09-15 1994-09-15 Test data input apparatus of boundary scan architecture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023342A KR970006019B1 (en) 1994-09-15 1994-09-15 Test data input apparatus of boundary scan architecture

Publications (2)

Publication Number Publication Date
KR960011692A KR960011692A (en) 1996-04-20
KR970006019B1 true KR970006019B1 (en) 1997-04-23

Family

ID=19392842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023342A KR970006019B1 (en) 1994-09-15 1994-09-15 Test data input apparatus of boundary scan architecture

Country Status (1)

Country Link
KR (1) KR970006019B1 (en)

Also Published As

Publication number Publication date
KR960011692A (en) 1996-04-20

Similar Documents

Publication Publication Date Title
US8205125B2 (en) Enhanced control in scan tests of integrated circuits with partitioned scan chains
US10948539B2 (en) Access ports, port selector with enable outputs, and TDI/TDO multiplexer
US8065549B2 (en) Scan-based integrated circuit having clock frequency divider
EP0530835A1 (en) Testing circuit provided in digital logic circuits
US8302065B2 (en) Device and method for testing a device
US5077740A (en) Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing
US20100241916A1 (en) Scan test circuit and method for changing circuit to scan test circuit
US7689897B2 (en) Method and device for high speed testing of an integrated circuit
JP2638281B2 (en) Scan path circuit
JPH095403A (en) Semiconductor integrated logic circuit
KR970006019B1 (en) Test data input apparatus of boundary scan architecture
JP3310096B2 (en) Integrated circuit device
KR970006020B1 (en) Test data output apparatus of boundary scan architecture
JP2003121497A (en) Scan path circuit for logic circuit test and integrated circuit device provided with it
US7373571B2 (en) Achieving desired synchronization at sequential elements while testing integrated circuits using sequential scan techniques
Oh et al. Test pattern compression using prelude vectors in fan-out scan chain with feedback architecture
KR100313202B1 (en) Test circuit for macro
KR960016139B1 (en) Apparatus for inputting 3-test data input to integrated circuit in a boundary scan architecture
KR0122006B1 (en) Apparatus for changing test clock(tck) of boundary-scan architecture
KR970000260B1 (en) Parallel inputable boudary-scan architecture
KR0145797B1 (en) Parallel outputtable boundary-scan architecture
KR960015560B1 (en) Apparatus for inputting 2-test data input to integrated circuit in a boundary-scan architecture
JPH1194916A (en) Semiconductor integrated circuit, its design method, and recording medium with its design program recorded
KR100261439B1 (en) Multiple boundary scan circuit
KR100311500B1 (en) Skipable boundary scan cell

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee