KR970004284A - 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 - Google Patents

증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 Download PDF

Info

Publication number
KR970004284A
KR970004284A KR1019950018759A KR19950018759A KR970004284A KR 970004284 A KR970004284 A KR 970004284A KR 1019950018759 A KR1019950018759 A KR 1019950018759A KR 19950018759 A KR19950018759 A KR 19950018759A KR 970004284 A KR970004284 A KR 970004284A
Authority
KR
South Korea
Prior art keywords
signal
output
phase detector
phase
pass filter
Prior art date
Application number
KR1019950018759A
Other languages
English (en)
Other versions
KR0163900B1 (ko
Inventor
이정인
김양균
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950018759A priority Critical patent/KR0163900B1/ko
Publication of KR970004284A publication Critical patent/KR970004284A/ko
Application granted granted Critical
Publication of KR0163900B1 publication Critical patent/KR0163900B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로에 관한 것으로, 주파수 변조 신호와 전압 제어 발진기로부터 출력되는 주파수 신호를 입력으로 받아, 입력된 두 신호간의 위상차를 검출하여 출력하는 위상 검출기와, 상기 위상 검출기로부터 출력되는 신호를 입력으로 받아, 검파 출력 신호를 증폭시켜 사용자가 원하는 크기의 레벨 신호로 출력하는 증폭단이 내장된 저역 통과 필터와, 상기 저역 통과 필터로부터 출력되는 신호를 제어 전압 입력으로 받아, 상기 주파수 변조 신호를 추적하여 동기시키기 위한 주파수를 발생시켜 출력하는 전압 제어 발진기로 구성되었으며, 사용자가 원하는 크기의 출력 레벨을 저역 통과 필터에서 직렬로 연결된 저항의 비를 조정해 줌으로써 쉽게 얻을 수 있고, 에프엠 변조 신호의 반송 주파수가 높고 변조도가 낮은 경우에도 별도의 증폭단을 사용하지 않도록 한 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파회로에 관한 것이다.

Description

증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 따른 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로를 나타낸 회로도이고, 제3도는 본 발명의 제1실시예에 따른 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로의 저역 통과 필터를 나타낸 다른 회로도이고, 제4도는 본 발명의 제2실시예에 따른 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로의 저역 통과 필터를 나타낸 회로도이다.

Claims (3)

  1. 전압 제어 발진기의 자유 발진을 위한 직류 기준 전압단과 위상 검출기의 출력단을 연결하여 검파 출력신호를 증폭하도록 설계된 n개의 직력 저항과; 상기 위상 검출기의 출력단과 접지선을 연결하여 충, 방전을 수행하는 커패시터로 이루어져 있는 것을 특징으로 하는 증폭단이 내장된 저역 통과 필터.
  2. 전압 제어 발진기의 자유 발진을 위한 직류 기준 전압단에 일측 단자가 연결되어 검파 출력 신호를 증폭하도록 설계된 2개의 직력 저항과; 상기 직력 저항과 병렬로 연결된 (n-1)개의 직렬 저항단과; 상기 n개의 직렬 저항단에서 두번째 저항들과 위상 검출기의 출력단을 각각 연결하여 조정 신호에 의해서 스위칭되는 n개의 조정 스위치와; 상기 n개의 직렬 저항단에서 두 저항의 상호 접속점에 각각 일측 단자가 연결되고 타측 단자가 공통으로 연결되어, 상기 조정 스위치와 동기되어 스위칭되는 n개의 조정 스위치와; 상기 위상 검출기의 출력단과 접지선을 연결하여 충, 방전을 수행하는 커패시터로 이루어져 있는 것을 특징으로 하는 조정 스위치를 갖는 증폭단이 내장된 저역 통과 필터.
  3. 주파수 변조 신호와 전압 제어 발진기로부터 출력되는 주파수 신호를 입력으로 받아, 입력된 두 신호간의 위상차를 검출하여 출력하는 위상 검출기와; 상기 위상 검출기로부터 출력되는 신호를 입력으로 받아, 검파 출력신호를 증폭시켜 사용자가 원하는 크기의 레벨 신호로 출력하는 증폭단이 내장된 저역 통과 필터와; 상기 저역 통과 필터로부터 출력되는 신호를 제어 전압 입력으로 받아, 상기 주파수 변조 신호를 추적하여 동기시키기 위한 주파수를 발생시켜 출력하는 전압제어 발진기로 이루어져 있는 것을 특징으로 하는 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018759A 1995-06-30 1995-06-30 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 KR0163900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018759A KR0163900B1 (ko) 1995-06-30 1995-06-30 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018759A KR0163900B1 (ko) 1995-06-30 1995-06-30 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로

Publications (2)

Publication Number Publication Date
KR970004284A true KR970004284A (ko) 1997-01-29
KR0163900B1 KR0163900B1 (ko) 1999-03-20

Family

ID=19419186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018759A KR0163900B1 (ko) 1995-06-30 1995-06-30 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로

Country Status (1)

Country Link
KR (1) KR0163900B1 (ko)

Also Published As

Publication number Publication date
KR0163900B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US4433308A (en) PLL Detection circuit
JP3291198B2 (ja) 半導体集積回路
KR970031450A (ko) 주파수 변환기 및 이를 이용한 무선 수신기(Frequency Converter and Radio Receiver Using the Same)
KR880009517A (ko) 수신장치
CA2014916A1 (en) Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency
KR970004389A (ko) 더블 슈퍼 헤테로다인 수신기
KR960030542A (ko) 필터 장치
KR940003189A (ko) 이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기
KR870009558A (ko) 전압 제어발진기 및 그것을 사용한 위상동기장치
KR970055330A (ko) Am라디오 수신기
JPS61251313A (ja) 電子同調式ｆｍ受信機
KR100273883B1 (ko) 위상고정루프(pll) 회로 및 동조전압 발생회로
US4482869A (en) PLL Detection circuit having dual bandwidth loop filter
KR970004284A (ko) 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로
US4438405A (en) Frequency discriminating device
JP2800047B2 (ja) 低雑音発振回路
KR20010022059A (ko) 라디오 수신기
CN113055004A (zh) 锁频电路、切换电路及切换方法
KR20010014348A (ko) 순간 위상 차이 출력부를 구비한 위상 주파수 검출기
US4904958A (en) Enhanced phase detector
US20240056086A1 (en) Frequency locked loop circuit and clock signal generation method
JPH1051272A (ja) 同調制御方式
JPH0756544Y2 (ja) ビデオ同期検波回路
JPH06261013A (ja) ステレオとデュアル音声認識回路
JP2959230B2 (ja) 位相同期発振回路および位相比較器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee