KR970003784A - 반도체 소자의 소자분리막 형성방법 - Google Patents
반도체 소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR970003784A KR970003784A KR1019950015589A KR19950015589A KR970003784A KR 970003784 A KR970003784 A KR 970003784A KR 1019950015589 A KR1019950015589 A KR 1019950015589A KR 19950015589 A KR19950015589 A KR 19950015589A KR 970003784 A KR970003784 A KR 970003784A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- impurity doped
- device isolation
- semiconductor layer
- Prior art date
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
본 발명은 SOI 웨이퍼를 이용한 반도체 소자의 소자분리막 형성시 새부리 형상으로 인한 활성영역의 감소를 방지하고, 소자간 평탄화 특성을 증대시키기 위한 반도체 소자의 소자분리막 형성방법에 관한 것으로, 본 발명의 일실시예는 반도체층, 절연층, 반도체층으로 이루어진 SOI 웨이퍼를 사용한 반도체 소자 제조시 소자분리막 형성방법에 있어서, 상기 반도체층상에 질화막을 증착한 후, 소자분리영역의 상기 질화막, 절연층 상부의 반도체층을 제거하는 제1단계; 상기 구조 전체 상부에 불순물 도핑된 절연층을 형성하는 제2단계; 평탄화하여 소자분리영역에만 불순물 도핑된 절연층이 잔류하도록 하는 제3단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명의 제1실시예에 따른 소자분리막 형성과정을 나타내는 단면도.
Claims (12)
- 반도체층, 절연층, 반도체층으로 이루어진 SOI 웨이퍼를 사용한 반도체 소자 제조시 소자분리막 형성방법에 있어서, 상기 반도체층상에 질화막을 증착한 후, 소자분리영역의 상기 질화막, 절연층 상부의 반도체층을 제거하는 제1단계, 상기 구조 전체 상부에 불순물 도핑된 절연층을 형성하는 제2단계, 평탄화하여 소자분리영역에만 불순물 도핑된 절연층이 잔류하도록 하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 절연층 상부의 반도체층은 1000 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제2항에 있어서, 상기 제2단계의 불순물 도핑된 절연층은 BSG층 또는 PSG층 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제3항에 있어서, 상기 불순물 도핑된 절연층은 500 내지 1000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 제3단계의 평탄화는 화학적 기계적 연마(Chemical Mechanical Polishing, CMP)로 상기 불순물 도핑된 절연층을 연마하여 평탄화하고 상기 질화막을 제거함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 제3단계의 평탄화는 제2단계 후 전체 상부에 감광막을 도포하는 과정과, 에치백(ETCH Back)공정을 통해 평탄화함으로써 소자분리영역에만 불순물 도핑된 절연층이 잔류하도록 하는 과정과, 상기 절연층 상부의 반도체층이 노출되도록 잔류하는 감광막, 질화막을 제거함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 반도체층, 절연층, 반도체층으로 이루어진 SOI웨이퍼를 사용한 반도체 소자 제조시 소자분리막 형성방법에 있어서, 소자분리영역의 상기 절연층 상부의 반도체층을 제거하는 제1단계; 상기 구조 전체 상부에 불순물 도핑된 절연층을 형성하는 제2단계; 평탄화하여 소자분리영역에만 불순물 도핑된 절연층이 잔류하도록 하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제7항에 있어서, 상기 절연층 상부의 반도체층은 1000 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제8항에 있어서, 상기 제2단계의 불순물 도핑된 절연층은 BSG층 또는 PSG층 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제9항에 있어서, 상기 불순물 도핑된 절연층은 500 내지 1000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제7항에 있어서, 상기 제3단계의 평탄화는 화학적 기계적 연마(Chemical Mechanical Polishing, CMP)로 상기 불순물 도핑된 절연층을 연마하여 평탄화함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제7항에 있어서, 상기 제3단계의 평탄화는 제2단계 후 전체 상부에 감광막을 도포하는 과정과, 에치백(ETCH Back)공정을 통해 평탄화함으로써 소자분리영역에만 불순물 도핑된 절연층이 잔류하도록 하는 과정과, 상기 절연층 상부의 반도체층이 노출되도록 잔류하는 감광막을 제거함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015589A KR970003784A (ko) | 1995-06-13 | 1995-06-13 | 반도체 소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015589A KR970003784A (ko) | 1995-06-13 | 1995-06-13 | 반도체 소자의 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970003784A true KR970003784A (ko) | 1997-01-29 |
Family
ID=66524003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015589A KR970003784A (ko) | 1995-06-13 | 1995-06-13 | 반도체 소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003784A (ko) |
-
1995
- 1995-06-13 KR KR1019950015589A patent/KR970003784A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554831B2 (ja) | 基板分離トレンチを形成するための半導体処理方法 | |
| KR0151051B1 (ko) | 반도체장치의 절연막 형성방법 | |
| JPH03155151A (ja) | 半導体構造の製法 | |
| US5654216A (en) | Formation of a metal via structure from a composite metal layer | |
| US5346587A (en) | Planarization of a gate electrode for improved gate patterning over non-planar active area isolation | |
| KR100432774B1 (ko) | 평탄화된표면을갖는반도체층구조제조방법 | |
| KR20000061330A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| JPH04342165A (ja) | 半導体装置及びその製造方法 | |
| US6114235A (en) | Multipurpose cap layer dielectric | |
| US6140206A (en) | Method to form shallow trench isolation structures | |
| US6238997B1 (en) | Method of fabricating shallow trench isolation | |
| KR100425064B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR970003784A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| JP3665701B2 (ja) | 半導体装置の製造方法 | |
| JPH05190565A (ja) | 半導体装置の製造方法 | |
| KR100214530B1 (ko) | 트렌치 소자격리구조 형성방법 | |
| KR0142984B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPS63269535A (ja) | 半導体素子表面の平坦化法 | |
| KR960012425A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR100604587B1 (ko) | 반도체 소자의 제조방법 | |
| KR970003786A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100259083B1 (ko) | 반도체소자 및 이의 제조방법 | |
| KR19990051399A (ko) | 반도체 장치의 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |