KR970002886Y1 - 액정표시장치의 수평구동회로 - Google Patents

액정표시장치의 수평구동회로 Download PDF

Info

Publication number
KR970002886Y1
KR970002886Y1 KR2019910006204U KR910006204U KR970002886Y1 KR 970002886 Y1 KR970002886 Y1 KR 970002886Y1 KR 2019910006204 U KR2019910006204 U KR 2019910006204U KR 910006204 U KR910006204 U KR 910006204U KR 970002886 Y1 KR970002886 Y1 KR 970002886Y1
Authority
KR
South Korea
Prior art keywords
start pulse
output
horizontal
signal
liquid crystal
Prior art date
Application number
KR2019910006204U
Other languages
English (en)
Other versions
KR920022025U (ko
Inventor
안길환
Original Assignee
엘지전자 주식회사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 이헌조 filed Critical 엘지전자 주식회사
Priority to KR2019910006204U priority Critical patent/KR970002886Y1/ko
Publication of KR920022025U publication Critical patent/KR920022025U/ko
Application granted granted Critical
Publication of KR970002886Y1 publication Critical patent/KR970002886Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

내용없음.

Description

액정표시장치의 수평구동회로
제1도는 종래 액정표시장치의 수평구동회로도.
제2도는 종래 액정표시장치의 판넬의 표시실시예.
제3도는 본 고안에 따른 액정표시장치의 수평구동회로도.
제4도는 제3도에 따른 시작펄스콘트롤부의 상세회로도.
제5a도 내지 c도는 제4도에 따른 시작펄스콘트롤 타이밍도.
제6도는 본 고안에 따른 액정표시장치 판넬의 표시실시예.
* 도면의 주요 부분에 대한 부호의 설명
11 : 시작펄스콘트롤부 Q1-Qn : 시프트레지스터
SH1-SHn : 샘플/홀드부 B1-Bn : 출력버터
F/F1: 플립플롭 T1,T2: 전송게이트
I1 : 인버터
본 고안은 액정표시장치의 수평구동회로에 관한 것으로, 특히 델타배열 방식으 액정표시판넬에서 입력비디오 신호의 샘플링지점을 기.우수번재 추사선마다 다르게 하여 정확한 입력비디오신호의 표시를 가능하도록 한 액정 표시장치의 수평구동회로에 관한 것이다.
종래 액정표시장치의 수평구동회로는 제1도에 도시된 바와 같이 시프트클럭(CK)을 공통입력받고, 첫단에 시작신호를 인가받는 다단의 시프트레지스터(Q1-Qn)와, 상기 시프트레지스터 (Q1-Qn)의 출력에 따라 입력비디오신호를 각각 샘플/홀드시키는 샘플/홀드부(SH1-SHn)와 그 샘플/홀드부(SH1-SHn)의 각 출력을 각각 버퍼링하여 출력(D1-Dn)하는 출력버퍼(B1-Bn)로 구성된다.
이와같이 구성된 종래의 액정표시장치 수평구동회로는 시프트레지스터(Q1-Qn)의 첫단(Q1)에 시스템콘트롤러로부터 시작신호(Stsrt)를 인가하고 시스템콘드롤러로부터 출력되는 시프트클럭(CK)에 동기시켜 시프트레지스터(Q1-Qn) 각 단에 1을 시프트시키며, 이 시프트레지스터(Q1-Qn)의 시프트 타이밍에 맞추어 샘플/홀드부(SH1-SHn)에서는 1수평주사시간만큼 1주사산의 입력비디오신호를 샘플링 및 홀드시켜 출력버퍼(B1-Bn)하게된다.
제2도는 종래의 액정표시장치 판넬의 표시실시예를 보인 것으로, 액정표시장치의 판넬부에서는 데이터 버스선에 의한 개구부의 감소현상 때문에 발생하는 시각상의 장애효과를 개선하기 위해서 액정의 배열상태를 스트라이퍼(Stripe)방식에서 델타방식을 사용하게 되었다.
이는 지그재그가 직선보다는 누에에 덜 띄게 되기 때문인데, 그러나 이러한 델타방식의 지그재그 표현도 대면적 액정표시장치에 있어서는 시프트레지스터(Q1-Qn)의 첫단(Q1)에 인가되는 시작신(Stsrt)호를 주사선마다 동일하게 사용하게 되면 정확한 데이타표시가 곤란하여 제2도의 실시예에서와 같이 사선의 경계부위에서 요철현상이 발생되는 문제점이 있었다.
본 고안의 목적은 델타방식배열의 대면적 액정표시장치등에서 사선의 경계선부위에서도 정확한 입력비디오신호 표시가 가능하도록 하는 액정표시장치의 수평구동회로를 제공하기 위한 것으로, 이러한 본 고안의 목적은 액정표시장치의 수평구동회로에 시작펄스스위칭회로를 구성하여 기, 우수번째 주사선에 따라 0.5화소시간만큼 차이를 두고 시작펄스를 시프트레지스터에 인가하게 함으로써 달성시키도록 한다.
이를 첨부한 도면을 참조해 상세히 설명하면 다음과 같다.
제3도는 본 발명에 따른 액정표시장치의 수평구동회로 구성도로서, 이에 도시한 바와 같이 시프트클럭(CK)에 동기하여 첫단의 시작신호에 따라 시프트시키는 다단의 시프트레지스터(Q1-Qn)와, 그 시프트레지스터(Q1-Qn)의 출력에 따라 1수평주사시간만큼 1주서선의 입력을 샘플/홀드시키는 샘플/홀드부(SH1-SHn)와, 그 샘플/홀드부(SH1-SHn)의 출력을 각각 버퍼링하여 출력(D1-Dn)하는 출력버퍼(B1-Bn)와, 시작펄스(ST)와 그 시작펄스(ST)에 소정시간지연된 지연시작펄스(ST')를 입력받아 수평동기신호(Hsyuc)에 따라 교번되게 상기 시작펄스(ST) 및 시작펄스(ST')를 상기 시프트레지스터(Q1-Qn)의 첫단 시프트레지스터(Q1)에 시작신호(Stsrt)로 축력하여 기. 우수번째 주사시간마다 시작펄스타이밍이 소정시간 차이가 나게하는 시작펄스콘트롤부(11)로 구성된다.
제4도는 본 고안에 따른 시작펄스콘트롤부의 상세회로도로서, 이에 도시한 바와같이 수평동기신호(Hsyuc)를 클럭단자(CLK)에 인가받는 플립플롭(F/F1)의 출력(Q)을 전송게이트(T1),(T2)의 제어단자(C1),(C2)에 인가하고, 그 플립플롭(F/F1)의 출력(Q)를 인버터(I1)를 통해서는 상기 전송게이트(T1),(T2)의 제어단자(C1),(C2)에 인가하여 시작펄스(ST)및 지연시작펄스(ST')를 상기 전송게이트(T1),(T2)를 각기 통해 시프트레지스터(Q1-Qn)의 첫단에 시작신호(Stsrt)로 출력하게 구성된다.
이와 같이 구성한 본 고안의 작용 및 효과를 설명하면 다음과 같다.
시프트레지스터(Q1)에 인가되는 시작신호(Stsrt)가 인가되면, 시프트클럭(CK)에 동기하여 다단의 시프트레지스터(Q1-Qn)에 1이 시프트되면서, 시프트레지스터(Q1-Qn)의 출력에 따라 샘플/홀드부(SH1-SHn)가 각각 1수평주사시간(1H)만큼 1주사선의 입력비디오신호를 샘플링 및 홀딘시키고, 이 샘플/홀드부(SH1-SHn)의 출력을 각기 출력버퍼(B1-Bn)를 통해 비디오데이터출력(D1-Dn)이 된다.
이때, 시작펄스콘트롤부(11)는 수평동기신호에 따라 기. 우수번째 수평주사시간마다 시작펄스(ST), 소정시간지연된 지연시작펄스(ST')를 선택하여 시프트레지스터(Q1)에 시작신호로 인가시킨다.
여기서 시작펄스(ST)와 자연시작펄스(ST')는 0.5화소시간만큼의 차를 갖게함으로써, 기수번째 수평주사선보다 우수번째 수평주사선이 0.5화소시간 만큼 지연되어 샘플/홀드제어되게 한다.
즉, 제5도 (a) 내지(c)는 본 고안에 따른 시작펄스콘트롤 타이밍으로서, 제5도(a)와 같이 수평동기신호(Hsyuc)가 입력되며, 플립플륨(F/F1)은 수평동기신호의 하강에지에 동기하여 그의 출력(Q)을 제5도 (b)와 같은 파형의 출력을 하고, 이 출력(Q)은 인버터(I1)를 통해 반전되어 제5동 (c)와 같은 파형의 출력이 된다.
이에따라 플립플룹(F/F1)의 출력(Q)이 로우(L)구간에서는 전성게이트(T1)의 제1제어단자(C1) 및 전송게이트(T2)의 제2제어단자(C2)에 로우신호가 인가되고, 인버터(I1)를 통해 반전된 하이(H)신호가 전송게이트(T1)의 제2제어단자(C1) 및 전송게이트(T2)의 제1제어단자(C2)에 인가되어 전송게이트(T1)는 턴온되고 전송게이트(T2)는 턴오프 상태가 괴므로 지연되지 않은 시작펄스(ST)가 시프트레지스터(Q1)에 시작펄스로 입력되며, 두번째 수평동기신호가 입력되면 플립플륨(F/F1)의 출력(Q)이 반전되어 전송게이트(T1)는 턴오프되고 전송게이트(T2)는 턴온되어 0.5화소시간 지연된 시작펄스(ST')가 시프트레지스터(Q1)에 시작신호(Stsrt)로 입력된다.
제6도는 본 고안에 따른 액정표시장치 판넬의 표시실시예로서, 이에 도시한 바와 같이 본 고안에 의해 시작펄스(ST)를 정상 시작펄스(ST)와 0.5화소시간 지연된 지연시작펄스(ST')를 수평동기신호에 따라 기수수평주사선에서는 시작펄스(ST)를 시프트레지스터(Q1)에 인가하고, 우수수평주사선시간에는 0.5화소시간 지연된 지연시작펄스(ST')를 시프트레지스터(Q1)에 출력하여 수평구동시키면 제4도에 도시한 바와 같이 사선경계부위에서 종래와 같은 요철이 없이 선형적으로 나타나게 된다.
또한 , 본 고안에서 설명한 델타(▽)배열액정표시장치의 판넬에서는 우수번째 주사선의 샘플링지점이 지연시작펄스(ST')에 의해 기수번째 주사선의 샘플링지점보다 0.5화소시간만큼 지연되는데, 본 고안의 실시에와는 달리 델타배열의 역방향형태(△)를 갖는 판넬에서는 우수번째 주사선의 시작펄스(ST')를 기수번째 주사선의 시작펄스(ST)보다 0.5화소시간 앞당기게 되면 정확한 입력비디오신호 표시가 가능하게 된다.
이상에서 설명한 바와 같이 본 고안에서는 액정표시장치 수평구동회로 내부의 시프트레지스터 첫번째 단에 인가되는 시작펄스를 기. 우수번째 주사선에 따라 각각 0.5화소시간만큼 간격을 두고 인가하여 델타방식의 액정표시장치에서의 사선의 경계선 부위에서도 정확한 입력비디오신호의 표시가 가능하게 되는 효과가 있다.

Claims (3)

  1. 시작신호(Stsrt)를 첫단에 입력받아 시프트클럭(CK)에 동기하여 순차 시프트시키는 시프트레지스터(Q1-Qn)와 그시프트레지스터(Q1-Qn)이 시작신호에 따라 각기 비디오신호를 샘플/홀드시키는 샘플/홀드부(SH1-SHn)와 그 샘플/홀드부(SH1-SHn)의 출력을 각각 버퍼링하여 출력(D1-Dn)하는 출력버퍼(B1-Bn)로 구성된 액정표시장치의 수평구동회로에 있어서, 수평동기신호(Hsyuc)에 따라 기. 우수번째 수평주사선마다 시작펄스(ST) 및 그 시작펄스(ST)에서 소정시간 지연된 지연시작펄스(ST')를 상기 시프트레지스터(Q1-Qn)의 첫단에 시작신호(Stsrt)로 출력하는 시작펄스콘트롤부(11)를 포함시켜 구성된 것을 특징으로 하는 액정표시장치의 수평구동회로.
  2. 제1항에 있어서, 시작펄스콘트롤부(11)는 수평동기신호(Hsyuc)를 클럭단자(CLK)에 인가받는 플립플롭(F/F1)의 반전출력(Q)을 그의 데이타입력(D)으로 피드벡시키고, 그의 비반전출력(Q)을 전송게이트(T1).(T2)의 제어단자(C1).(C2)에 인가하여, 그 전송게이트(T1).(T2)를 각기 통해 시작펄스(ST) 및 지연시작펄스(ST')를 시프트레지스터(Q1-Qn)의 첫단에 시작신호(Stsrt)로 출력하게 구성된 것을 특징으로 하는 액정표시장치의 수평구동회로.
  3. 제1항에 있어서, 시작펄스(ST)와 지연시작펄스(ST')를 0.5화소시간만큼 간격을 두는 것을 특징으로 하는 액정표시장치의 수평구동회로.
KR2019910006204U 1991-05-02 1991-05-02 액정표시장치의 수평구동회로 KR970002886Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910006204U KR970002886Y1 (ko) 1991-05-02 1991-05-02 액정표시장치의 수평구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910006204U KR970002886Y1 (ko) 1991-05-02 1991-05-02 액정표시장치의 수평구동회로

Publications (2)

Publication Number Publication Date
KR920022025U KR920022025U (ko) 1992-12-19
KR970002886Y1 true KR970002886Y1 (ko) 1997-04-03

Family

ID=19313405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910006204U KR970002886Y1 (ko) 1991-05-02 1991-05-02 액정표시장치의 수평구동회로

Country Status (1)

Country Link
KR (1) KR970002886Y1 (ko)

Also Published As

Publication number Publication date
KR920022025U (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
KR100273077B1 (ko) 다표준 비디오 매트릭스 디스플레이 장치 및 그의 동작방법
KR950010135B1 (ko) 디스플레이 장치용 열 전극 구동회로
EP1170720A2 (en) Display apparatus and driving method therefor
KR100893966B1 (ko) 표시장치
JP2957799B2 (ja) 表示装置の表示駆動用サンプルホールド回路
EP0441661B1 (en) A driving method and a driving device for a display device
JP3755360B2 (ja) 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法
KR970002886Y1 (ko) 액정표시장치의 수평구동회로
US7236206B2 (en) Interpolation method for a video signal, and display device with function of interpolation for a video signal
JP2001194642A (ja) 液晶表示のブランキング装置及びそのブランキング方法
KR20040068001A (ko) 화상표시패널 및 화상표시장치
JPH04323979A (ja) 液晶プロジェクタの歪み補正回路
JP3015544B2 (ja) 液晶表示装置
JPH08160904A (ja) 映像表示装置の駆動方法及び駆動回路
JP2699846B2 (ja) 同期タイミング回路
JPH09325738A (ja) 液晶ディスプレイ装置とその駆動方法
KR100227981B1 (ko) 화상처리회로
JPH0766252B2 (ja) 画像表示装置の駆動回路
CN100449602C (zh) 显示器驱动装置
JPH04311175A (ja) 液晶駆動法
KR100560998B1 (ko) 박막 트랜지스터 액정 표시 소자용 전극 구동 회로
JPH01213695A (ja) マトリックス型表示パネルの駆動回路
JPH05210087A (ja) 画像表示装置の駆動方法
KR920007932Y1 (ko) 칼라 lcd 구동용 데이타신호 샘플링회로
KR950007604B1 (ko) 액정칼라 텔레비젼의 액정표시용 판넬구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050627

Year of fee payment: 9

EXPY Expiration of term