KR970002641A - 옵션가능한 블럭라이트용 반도체 메모리장치 - Google Patents

옵션가능한 블럭라이트용 반도체 메모리장치 Download PDF

Info

Publication number
KR970002641A
KR970002641A KR1019950015387A KR19950015387A KR970002641A KR 970002641 A KR970002641 A KR 970002641A KR 1019950015387 A KR1019950015387 A KR 1019950015387A KR 19950015387 A KR19950015387 A KR 19950015387A KR 970002641 A KR970002641 A KR 970002641A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
bits
block
bit
Prior art date
Application number
KR1019950015387A
Other languages
English (en)
Other versions
KR0164818B1 (ko
Inventor
윤순병
이철규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950015387A priority Critical patent/KR0164818B1/ko
Publication of KR970002641A publication Critical patent/KR970002641A/ko
Application granted granted Critical
Publication of KR0164818B1 publication Critical patent/KR0164818B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/766—Laser fuses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리장치의 블럭라이트기능에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
조애에는 4비트 혹은 8비트를 블럭라이트하기 위한 메모리장치가 독립적으로 사용되었으나 하나의 메모리장치를 구형하기 위해서는 각각 다른 생산장비 및 각기 다른 생산공정이 필요로 하였다. 따라서 본 발명은 하나의 공정에 의하여 동일 칩내에 상기 4비트 혹은 8비트의 메모리셀을 블럭라이트동작이 수행가능한 반도체 메모리 장치의 개발이 요구되고 있다.
3. 발명의 해결방법의 요지
상기의 과제를 해결하기 위하여 본 발명에서는 디코더내에 소정갯수의 휴즈를 삽입하여 사용하므로써 옵션가능한 블럭라이트용 반도체 메모리장치가 구현된다.
4. 발명의 중요한 용도
상기 옵션가능한 블럭라이트용 반도체 메모리장치가 제공되므로서 사용자의 요구에 유동적으로 대응하는 반도체 메모리장치 및 제작경비를 줄이는 반도체 메모리장치가 구현된다.

Description

옵션가능한 블럭라이트용 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 옵션가능한 블럭라이트용 반도체 메모리장치의 사용상태를 보여주는 블럭도.

Claims (5)

  1. 컬럼 어드레스들을 입력하여 상기 컬럼 어드레스들을 디코딩하는 소정갯수로 나뉘어진 디코더수단을 구비하며 블럭라이트 인에니블신호의 입력에 응답하여 제1갯수의 최하위비트를 돈케어하므로써 블럭단위의 메모리 셀에 데이타정보를 저장하는 반도체 메모리장치에 있어서, 상기 디코더수단중 제1디코더(12) 수단으로 입력되며 돈케어되는 제1갯수의 최하위비트중 하나 또는 상기 제1갯수보다 적은 제2갯수의 최하위비트를 휴즈를 사용하여 다른 디코더수단으로 입력하므로써 돈케어되는 취하위비트의 갯수가 가변적으로 조정되어 각각의 상황에 따라 블럭라이트하기 위한 비트수를 다르게 제어할 수 있는 디코더수단을 구비함을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 돈케어되는 제1갯수의 최하위비트가 2개 혹은 3개이므로 상기 블럭라이트하기 위한 비트수가 4비트 혹은 8비트임을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 돈케어되는 최하위비트중 선택적으로 사용되는 최하위비트가 휴즈의 단속에 의해 선택적으로 사용됨을 특징으로 하는 반도체 메모리장치.
  4. 제3항에 있어서, 상기 휴즈가 과전류 또는 레이저빔에 의해 절단가능한 휴즈임을 특징으로 하는 반도체 메모리장치.
  5. 블럭라이트 인에이블신호의 입력에 응답하여 제1객수의 최하위비트를 돈케어하므로써 블럭단위로 메모리 셀에 데이타정보를 저장하는 반도체 메모리장치의 블럭제어방에 있어서, 상기 돈케어하는 제1갯수의 최하위비트중 어는 한비트 또는 상기 제1갯수보다 작은 제2갯수의 취하위비트를 선택적으로 사용하므로써 블럭라이트하기 위한 비트의 갯수가 조정됨을 특징으로 하는 반도체 메모리 장치의 블럭제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950015387A 1995-06-12 1995-06-12 옵션가능한 블럭라이트용 반도체 메모리장치 KR0164818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950015387A KR0164818B1 (ko) 1995-06-12 1995-06-12 옵션가능한 블럭라이트용 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950015387A KR0164818B1 (ko) 1995-06-12 1995-06-12 옵션가능한 블럭라이트용 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970002641A true KR970002641A (ko) 1997-01-28
KR0164818B1 KR0164818B1 (ko) 1999-01-15

Family

ID=19416866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015387A KR0164818B1 (ko) 1995-06-12 1995-06-12 옵션가능한 블럭라이트용 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR0164818B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800105B1 (ko) * 2001-11-30 2008-02-01 매그나칩 반도체 유한회사 임베디드 디램

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800105B1 (ko) * 2001-11-30 2008-02-01 매그나칩 반도체 유한회사 임베디드 디램

Also Published As

Publication number Publication date
KR0164818B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR970051182A (ko) 반도체 기억 장치
KR910014830A (ko) 반도체 메모리를 사용한 뉴럴 네트워크 정보처리 장치
KR930001231A (ko) 반도체 기억 장치의 컬럼 선택 회로
TW330265B (en) Semiconductor apparatus
KR930005200A (ko) 메모리 모듈, 메모리 모듈의 제어방법 및 메모리 모듈을 사용하기 위한 고장비트 테이블을 설정하기 위한 방법
JPH11102596A (ja) 半導体記憶回路
KR970029804A (ko) 디램
JP2000353388A (ja) 内容参照可能メモリの改良
KR970012708A (ko) 집적 반도체 메모리 장치
KR100267412B1 (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR910014813A (ko) 반도체메모리시스템
DE69427570T2 (de) Schaltung zum Beschränken von Mehrfachzugriffen für eine Mehrfachspeichereinrichtung
KR970002641A (ko) 옵션가능한 블럭라이트용 반도체 메모리장치
KR950010084A (ko) 반도체 메모리 장치
KR970706577A (ko) 메모리 시스템내의 페이지 액세스 및 블록전송을 개선하는 회로, 시스템 및 방법(circuits, systems and methods for improving page accesses and block transfers in a memory system)
RU98119738A (ru) Полупроводниковое запоминающее устройство
JP3350688B2 (ja) データ処理装置
SU631983A1 (ru) Запоминающее устройство
JP2507103B2 (ja) メモリシステム
JP2969896B2 (ja) Ｒａｍのデータ書き込み制御方法
KR940020221A (ko) 프로그래머블 로직 콘트롤러의 어드레스변경장치
JPH01245350A (ja) ウエイト挿入方式
KR100291938B1 (ko) 동일구조 종속장치의 고속 초기화회로
KR970017600A (ko) 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치
KR970051416A (ko) 반도체 메모리의 칼럼 리던던시 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee