KR970001141Y1 - Die bond structure of a semiconductor package - Google Patents

Die bond structure of a semiconductor package Download PDF

Info

Publication number
KR970001141Y1
KR970001141Y1 KR2019930028827U KR930028827U KR970001141Y1 KR 970001141 Y1 KR970001141 Y1 KR 970001141Y1 KR 2019930028827 U KR2019930028827 U KR 2019930028827U KR 930028827 U KR930028827 U KR 930028827U KR 970001141 Y1 KR970001141 Y1 KR 970001141Y1
Authority
KR
South Korea
Prior art keywords
die
semiconductor chip
die bond
semiconductor package
paddle
Prior art date
Application number
KR2019930028827U
Other languages
Korean (ko)
Other versions
KR950021468U (en
Inventor
조재원
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019930028827U priority Critical patent/KR970001141Y1/en
Publication of KR950021468U publication Critical patent/KR950021468U/en
Application granted granted Critical
Publication of KR970001141Y1 publication Critical patent/KR970001141Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

내용 없음.No content.

Description

반도체 패키지의 다이 본드 구조Die Bond Structure of Semiconductor Package

제1도는 본 고안에 의한 다이 본드 구조를 보인 분해 사시도.1 is an exploded perspective view showing a die bond structure according to the present invention.

제2도는 본 고안에 의해 다이 본드된 상태를 보인 사시도.2 is a perspective view showing a state of die bonding by the present invention.

＊도면의 주요부분에 대한 부호의 설명＊ Explanation of symbols for main parts of drawing

1 : 리드 프레임 2 : 다이 패들1: lead frame 2: die paddle

2a : 십자형 돌부 3 : 반도체 칩2a: cross-shaped protrusions 3: semiconductor chip

3a : 홈부3a: groove

본 고안은 반도체 패키지 제조 공정 중 칩을 리드 프레임의 다이 패들에 부착하는 다이 본드(DIE BOND)에 관한 것으로, 특히 접착제를 사용하지 않고 다이 패들과 반도체 칩의 요,철구조를 이용하여 부착시킴으로써 비용 절감 및 공정 단축에 기여토록 한 반도체 패키지의 다이 본드 구조에 관한 것이다.The present invention relates to a die bond (DIE BOND) for attaching the chip to the die paddle of the lead frame during the semiconductor package manufacturing process, in particular by using the die paddle and the convex, concave structure of the semiconductor chip without using an adhesive It relates to a die bond structure of a semiconductor package that contributes to savings and process shortening.

일반적으로 반도체 패키지를 제조함에 있어서는, 먼저 소잉 공정에 의해 개개로 분리된 반도체 칩을 리드 프레임의 다이 패들에 부착, 고정하는 다이 본드 공정을 행한 후, 이와같이 부착된 반도체 칩의 각 본드 패드와 리드 프레임의 인너 리드를 금속 와이어를 이용하여 전기적으로 접속시키는 와이어 본딩 공정을 진행하고, 와이어 본딩된 반도체 칩과 리드 프레임의 인너 리드를 포함하는 일정면적을 에폭시 몰드 컴파운드로 인캡슐레이션하여 패키지 몸체를 형성하는 몰딩 공정을 행하며, 이후 후공정인 트림/포밍 공정 및 플래팅 공정을 행하여 하나의 반도체 패키지를 제조하게 되는 것이다.In general, in manufacturing a semiconductor package, a die bond step of attaching and fixing semiconductor chips individually separated by a sawing process to a die paddle of a lead frame is performed, and then each bond pad and lead frame of the semiconductor chip thus attached are subjected to a die bond step. A wire bonding process of electrically connecting the inner leads of the wires using metal wires, and encapsulating a predetermined area including the wire bonded semiconductor chips and the inner leads of the lead frame with an epoxy mold compound to form a package body. A molding process is performed, and then a semiconductor package is manufactured by performing a trim / forming process and a plating process, which are later processes.

여기서, 상기한 다이 본드 공정을 행함에 있어 종래에는 에폭시 계열의 접착제를 사용하고 있었다.Here, in performing the above-mentioned die bonding process, the epoxy-type adhesive agent was conventionally used.

즉, 리드 프레임의 다이 패들에 에폭시 접착제를 도포하여 그위에 반도체 칩을 올려놓고 적당한 힘으로 눌러줌으로써 반도체 칩을 일단 부착한 다음 열경화성 수지인 접착제를 경화시키기 위해 접착제 특성에 맞는 경화조건을 선정하여 베이크 오븐기를 이용, 경화시킴으로써 다이 본딩을 하고 있었다.In other words, apply epoxy adhesive to the die paddle of the lead frame, put the semiconductor chip on it and press it with a suitable force to attach the semiconductor chip once, and then select curing conditions suitable for adhesive properties to cure the adhesive, which is a thermosetting resin, and bake. Die bonding was carried out by curing using an oven.

따라서, 종래의 다이 본드 구조에 있어서는 별도의 접착제를 사용함으로써 그 만큼의 비용 상승이 초래되었고, 접착제 경화를 위한 공정을 반드시 해야한다는 등의 문제를 안고 있었다.Therefore, in the conventional die bond structure, the use of a separate adhesive has resulted in an increase in the cost, and has a problem that a process for curing the adhesive must be performed.

본 고안의 목적은 별도의 접착제를 사용하지 않고 다이 패들과 반도체 칩의 요,철구조를 이용하여 다이 본딩을 함으로써 패키지 제조 비용 절감 및 공정 단축에 기여토록 한 반도체 패키지의 다이본드 구조를 제공함에 있다.An object of the present invention is to provide a die bond structure of a semiconductor package that contributes to reducing package manufacturing costs and shortening the process by performing die bonding using die paddles and concave and convex structures of a semiconductor chip without using an adhesive. .

상기와 같은 본 고안의 목적을 달성하기 위하여, 리드 프레임의 다이 패들위에 반도체 칩을 부착, 고정하는 구조에 있어서, 상기 다이 패들을 십자형 막대구조로 형성하고, 상기 반도체 칩의 하면에 다이 패들의 십자형 돌부에 삽입되는 홈부를 형성하여 요,철 형태로 결합하는 것을 특징으로 하는 반도체 패키지의 다이 본드 구조가 제공 된다.In order to achieve the object of the present invention as described above, in the structure for attaching and fixing the semiconductor chip on the die paddle of the lead frame, the die paddle is formed in a cross-shaped bar structure, the cross shape of the die paddle on the lower surface of the semiconductor chip Provided is a die bond structure of a semiconductor package characterized in that the groove is inserted into the protrusion to form a concave, convex shape.

여기서, 상기 다이 패들의 십자형 돌부는 그 종단면 형상이 정사다리꼴 형상을 갖도록 하고, 반도체 칩의 홈부를 역사다리꼴 형상을 갖도록하여 결합후의 이탈을 방지할 수 있도록 구성된다.Here, the cross-shaped protrusion of the die paddle is configured such that its longitudinal cross-sectional shape has a trapezoidal shape, and the groove portion of the semiconductor chip has an inverted trapezoidal shape to prevent detachment after coupling.

이와 같이된 본 고안의 다이 본드 구조에 의하면, 리드 프레임의 다이 패들과 반도체 칩의 요,철 구조에 의한 결합이므로 별도의 접착제를 사용하지 않음에 따른 반도체 패키지 제조의 재료비 절감 효과가 있고, 다이 본드후의 접착제 경화공정을 제거할 수 있으므로 공정 단축으로 인한 제조비 절감 효과가 있으며, 또한 본 고안의 다이 본드 구조에 의하면, 다이 패들의 면적이 장방형에서 십자 형태로 대폭 작아짐으로써 반도체 소자의 열적 스트레스를 줄일 수 있어 제품의 신뢰성을 향상시킬 수 있다는 효과도 있다.According to the die bond structure of the present invention as described above, since the die paddle of the lead frame and the convex and convex structure of the semiconductor chip are combined, there is a material cost reduction effect of manufacturing a semiconductor package by not using a separate adhesive, and a die bond Since the adhesive curing process can be removed, the manufacturing cost can be reduced by shortening the process, and according to the die bond structure of the present invention, the area of the die paddle can be significantly reduced from rectangular to cross shape, thereby reducing thermal stress of the semiconductor device. It also has the effect of improving the reliability of the product.

이하, 상기한 바와같은 본 고안에 의한 반도체 패키지의 다이본드 구조를 첨부도면에 의거하여 보다 상세히 설명한다.Hereinafter, the die bond structure of the semiconductor package according to the present invention as described above will be described in more detail with reference to the accompanying drawings.

첨부한 제1도는 본 고안에 의한 다이 본드 구조를 보인 분해사시도 이고, 제2도는 동상의 결합 상태 사시도로서, 이에 도시한 바와같이, 본 고안은 리드 프레임(1)의 다이 패들(2)위에 반도체 칩(3)을 부착, 고정하는 구조에 있어서, 상기 다이 패들(2)을 십자형 막대구조로 형성하고, 상기 반도체 칩(3)의 하면에 다이 패들(2)의 십자형 돌부(2a)에 삽입되는 홈부(3a)를 형성하여 요,철 형태로 결합하는 것을 특징으로 하고 있다.1 is an exploded perspective view showing a die bond structure according to the present invention, and FIG. 2 is a perspective view of a bonded state of an in-phase. As shown in the drawing, the present invention provides a semiconductor device on a die paddle 2 of a lead frame 1. In the structure of attaching and fixing the chip 3, the die paddle 2 is formed in a cross rod structure, and is inserted into the cross-shaped protrusion 2a of the die paddle 2 on the lower surface of the semiconductor chip 3. Forming the groove portion (3a) is characterized in that the coupling in the concave, convex form.

여기서, 상기 다이 패들(2)의 십자형 돌부(2a)는 그 종단면 형상이 정사다리꼴 형상을 갖도록 하고, 반도체 칩(3)의 홈부(3a)는 역사디리꼴 형상을 갖도록하여 결합후의 이탈을 방지할 수 있도록 되어 있다.Here, the cross-shaped protrusion 2a of the die paddle 2 has a longitudinal cross-sectional shape, and the groove portion 3a of the semiconductor chip 3 has an inverted trapezoidal shape to prevent separation after coupling. It is supposed to be.

한편, 상기 반도체 칩(3)의 홈부(3a) 형성 방법을 살펴보면 다음과 같다.Meanwhile, a method of forming the groove 3a of the semiconductor chip 3 will be described below.

먼저 반도체 칩(3)의 백면에 피알(PR) 코팅을 실시하고, 이와같이 피알이 코팅된 백면에 마스크를 이용하여 패터닝을 실시 한다.First, a PR coating is performed on the back surface of the semiconductor chip 3, and patterning is performed on the back surface coated with the PAL using a mask.

그런 다음, 패터닝된 부분을 식각하고, 마지막으로 코팅된 피알을 제거하는 것으로 반도체 칩(3)의 백면에 소정의 홈부(3a)를 형성하는 것이다.Then, the patterned portion is etched, and finally, the predetermined coated portion 3a is formed on the back surface of the semiconductor chip 3 by removing the coated pellets.

이때, 상기 패터닝 식각의 깊이 및 폭은 리드 프레임의 패들 두께와 일치시킴이 바람직 하며, 또한 식각 순서는 웨이퍼 팹(FAB) 공정 전 및 후로 나눌 수 있는 데, 웨이퍼 데미지를 최소로 하기 위해 팹 공정 전에 실시하는 것이 바람직 하다.At this time, the depth and width of the patterning etching is preferably matched to the paddle thickness of the lead frame, and the etching order can be divided into before and after the wafer fab (FAB) process, before the fab process to minimize the wafer damage It is preferable to carry out.

상기와 같이된 본 고안의 다이 본드 구조는 리드 프레임의 다이 패들(2)에 반도체 칩(3)의 홈부(3a)를 일치시켜 올려 놓고 그 상부에서 누르면, 상기 홈부(3a)가 다이 패들(2)의 십자형 돌부(2a)에 삽입되어 결합되는 것이다.According to the die bond structure of the present invention as described above, the groove portion 3a of the semiconductor chip 3 is placed on the die paddle 2 of the lead frame, and the groove portion 3a is pressed by the upper portion of the die paddle 2. It is inserted into the cross-shaped protrusion (2a) of the) is combined.

즉, 종래와 같은 접착제의 사용없이 간단한 방법으로 다이 본딩을 실시할 수 있는 것이다.That is, die bonding can be performed by a simple method without using an adhesive as in the prior art.

이상에서 상세히 설명한 바와같이, 본 고안의 다이 본드 구조에 의하면, 리드 프레임의 다이 패들과 반도체 칩의 요,철 구조에 의한 결합이므로 별도의 접착제를 사용하지 않음에 따른 반도체 패키지 제조를 재료비 절감 효과가 있고, 다이 본드후의 접착제 경화공정을 제거할 수 있으므로 공정 단축으로 인한 제조비 절감 효과가 있으며, 또한 본 고안의 다이 본드 구조에 의하면, 다이 패들의 면적이 장방형에서 십자 형태로 대폭 작아짐으로써 반도체 소자의 열적 스트레스를 줄일 수 있어 제품의 신뢰성을 향상시킬 수 있다는 효과도 있다.As described in detail above, according to the die bond structure of the present invention, since the die paddle of the lead frame and the convex and convex structure of the semiconductor chip are combined, the material cost saving effect of manufacturing a semiconductor package by using a separate adhesive is not required. In addition, since the adhesive curing process after die bonding can be eliminated, the manufacturing cost can be reduced due to the shortening of the process, and according to the die bond structure of the present invention, the area of the die paddle is significantly reduced from rectangular to crosswise to thermal It can also reduce stress, improving the reliability of the product.

Claims (2)

리드 프레임(1)의 다이 패들(2)위에 반도체 칩(3)을 부착, 고정하는 구조에 있어서, 상기 다이 패들(2)을 십자형 막대구조로 형성하고, 상기 반도체 칩(3)의 하면에 다이 패들(2)의 십자형 돌부(2a)에 삽입되는 홈부(3a)를 형성하여 요,철 형태로 결합하는 것을 특징으로 하는 반도체 패키지의 다이 본드 구조.In the structure of attaching and fixing the semiconductor chip 3 on the die paddle 2 of the lead frame 1, the die paddle 2 is formed in a cross-shaped rod structure, the die on the lower surface of the semiconductor chip 3 A die bond structure of a semiconductor package, characterized by forming a groove portion (3a) to be inserted into the cross-shaped protrusion (2a) of the paddle (2) to combine in a concave, convex form. 제1항에 있어서, 상기 다이 패들(2)의 십자형 돌부(2a)는 그 종단면 형상이 정사다리꼴 형상을 갖도록 하고, 반도체 칩(3)의 홈부(3a)는 역사다리꼴 형상을 갖도록하여 결합후의 이탈을 방지할 수 있도록된 것을 특징으로 하는 반도체 패키지의 다이 본드 구조.The cross-shaped protrusion 2a of the die paddle 2 has a longitudinal cross-sectional shape, and the groove 3a of the semiconductor chip 3 has an inverted trapezoidal shape so as to leave after coupling. A die bond structure of a semiconductor package, characterized in that to prevent the.
KR2019930028827U 1993-12-21 1993-12-21 Die bond structure of a semiconductor package KR970001141Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930028827U KR970001141Y1 (en) 1993-12-21 1993-12-21 Die bond structure of a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930028827U KR970001141Y1 (en) 1993-12-21 1993-12-21 Die bond structure of a semiconductor package

Publications (2)

Publication Number Publication Date
KR950021468U KR950021468U (en) 1995-07-28
KR970001141Y1 true KR970001141Y1 (en) 1997-02-18

Family

ID=19371917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930028827U KR970001141Y1 (en) 1993-12-21 1993-12-21 Die bond structure of a semiconductor package

Country Status (1)

Country Link
KR (1) KR970001141Y1 (en)

Also Published As

Publication number Publication date
KR950021468U (en) 1995-07-28

Similar Documents

Publication Publication Date Title
KR100241205B1 (en) Mold package for semiconductor device and method of manufacturing the same
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
JP3526731B2 (en) Semiconductor device and manufacturing method thereof
JP3423897B2 (en) Method for manufacturing semiconductor device
US20040058478A1 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JPH11260856A (en) Semiconductor device and its manufacture and mounting structure of the device
JPH09129663A (en) Semiconductor element and its manufacture
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
US7259460B1 (en) Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package
KR970001141Y1 (en) Die bond structure of a semiconductor package
JPH06209071A (en) Resin sealed type semiconductor device and its manufacture
JP2589520B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPS62171131A (en) Semiconductor device
JP3667323B2 (en) Manufacturing method of semiconductor device
JP2003007933A (en) Resin-sealing semiconductor device
KR200186000Y1 (en) Die pad structure of semiconductor lead frame
KR100209682B1 (en) Manufacturing method of semiconductor package
KR950006232Y1 (en) Leadframe paddle for semiconductor package
KR200147421Y1 (en) Lead on package
KR100483460B1 (en) FBGA package using elastomer which shaping enlarged molding area
KR100214553B1 (en) Method of making buttom lead package
KR0117813Y1 (en) Ball grid array package
JP2564595B2 (en) Method for manufacturing semiconductor device
KR200224097Y1 (en) Molding die
KR0179160B1 (en) Packaging method of semiconductor for surface packaging

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 12

EXPY Expiration of term