KR960701403A - 스플릿 레벨의 데이타 캐시 시스템의 동기성을 위한 시스템과 그 방법 - Google Patents

스플릿 레벨의 데이타 캐시 시스템의 동기성을 위한 시스템과 그 방법 Download PDF

Info

Publication number
KR960701403A
KR960701403A KR1019950703429A KR19950703429A KR960701403A KR 960701403 A KR960701403 A KR 960701403A KR 1019950703429 A KR1019950703429 A KR 1019950703429A KR 19950703429 A KR19950703429 A KR 19950703429A KR 960701403 A KR960701403 A KR 960701403A
Authority
KR
South Korea
Prior art keywords
cache
level
instruction
level cache
pipeline
Prior art date
Application number
KR1019950703429A
Other languages
English (en)
Other versions
KR0182344B1 (ko
Inventor
죠셉 피. 브라트
죤 브레난
피터 얀 텍 히스
웰리암 에이 하프만
죠셉 티 스캔본
스티브 씨아바글리아
Original Assignee
윌리엄 더블유. 켈리
실리콘 그래픽스 인코오포레이티드
타쉬로 요시꾸니
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 더블유. 켈리, 실리콘 그래픽스 인코오포레이티드, 타쉬로 요시꾸니, 가부시끼가이샤 도시바 filed Critical 윌리엄 더블유. 켈리
Publication of KR960701403A publication Critical patent/KR960701403A/ko
Application granted granted Critical
Publication of KR0182344B1 publication Critical patent/KR0182344B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

제어시스템은 캐시 동기성에 관한 문제가 발생하지 않도록 캐시 메모리 접근명령을 실행을 제어한다.
컴퓨터 시스템은 적어도 하나의 캐시를 갖는 복수의 처리장치(102)를 포함한다. 멀티프로세서캐시의 동기성은 컴퓨터시스템에 있어서 유지된다. 처리장치 중 적어도 하나가 제2레벨의 캐시(112)에 연결되는 제1레벨의 캐시(108)로 되는 스플릿레벨의 캐시배열을 포함하고, 정수기억 명령이 데이타를 제1레벨 캐시와 제2레벨 캐시의 양쪽에 기억하는 것을 가능하게 한다. 제1레벨 캐시는 바이트 기입이 가능하고, 제2레벨 캐시는 워드기입이 가능하다. 정수기억명령의 실행중에 하나. 그 이상의 바이트가 제1레벨캐시로부터 판독되고, 워드길이 데이타가 제2레벨캐시에 기입되도록 FA명령의 기입데이타에 따라서 제2레벨캐시에 기입된다.

Description

스플릿 레벨의 데이타 캐시 시스템의 동기성을 위한 시스템과 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 컴퓨터시스템의 블록선도이다.
제3도는 스플릿 레벨의 캐시배열을 갖는 컴퓨터 시스템의 구성 및 조작상의 특징 때문에 데이타가 상실되는 시나리오를 묘사한 도면이다.

Claims (17)

  1. 각각 적어도 하나의 캐시를 갖는 복수의 처리장치로 되는 컴퓨터 시스템의 데이타 로스를 방지하는 방법에 있어서, 멀티프로세서캐시의 동기성이 컴퓨터 시스템 중에서 유지되고, 적어도 하나의 처리장치가 제2레벨의 캐시에 연결되는 제1레벨의 캐시되는 스플릿 레벨의 캐시배열을 포함하고, 정수기억명령이 데이타를 제1레벨의 캐시와 제2레벨의 캐시에 기억하는 것을 가능하게 하고, 제1레벨의 캐시는 바이트 기입이 가능하고, 제2레벨의 캐시는 워드 기입이 가능한 방법이고, 상기 방법은 (a) 제2레벨의 캐시의 파이프라인을 감시하여 포스트어토믹(FA)명령이 제2레벨의 캐시파이프라인에 있는지 여부를 판별하는 스텝을 포함하고, FA명령은 제1레벨의 캐시의 기억할당을 요구하는 정수기억명령이고, 이것은 워드의 정수재 이외의 길이 데이타가 제1레벨이 캐시에 기억되는 것을 가능하게 하고, FA명령실행중에 하나 그 이상의 바이트가 제1레벨의 캐시로부터 판독되고 워드길이 데이타가 제2레벨의 캐시에 기입되도록 FA명령의 기입데이타에 따라서 제2레벨의 캐시에 기입되고, (b) FA명령이 제2레벨의 캐시 파이프라인에 있다고 판별된 경우에 FA명령으로 제2레벨의 파이프라인을 나올때까지 제2레벨의 캐시에 대한 개입을 지연시키고, 이것에 의해서 캐시 메모리 접근명령의 조작에 의해서 기입되는 데이타가 FA명령의 조작에 의해서 파괴되지 않도록 이러한 개입의 원인인 캐시 메모리 접근 명령의 실행을 지연시키는 스텝을 포함하는 것을 특징으로 하는 컴퓨터 시스템의 데이타로스를 방지하는 방법.
  2. 제1항에 있어서, (c) 제2레벨의 캐시에 대한 개입이 펜딩되어 있는지 여부를 판별하는 스텝과, (d) 제2레벨의 캐시에 대한 개입이 펜딩되어 있는 경우에 제2레벨의 캐시에 대한 개입실행이 제2레벨의 캐시 파이프라인으로 있어서의 FA명령의 존재에 의해서 계속해서 지연되지 않도록 FA명령이 제2레벨이 캐시 파이프라인으로 들어가는 것을 방지하는 스텝을 더 포함하는 것을 특징으로 하는 컴퓨터 시스템의 데이타로스를 방지하는 방법.
  3. 제1항에 있어서, 상기 스텝(a)은, 명령이 FA명령인지 여부를 판별하는 제2레벨의 캐시파이프라인 표지로 들어가는 명령과 관련시키는 스텝과, 제2레벨의 캐시에 있는 명령의 상기 표지를 분석하고, FA명령이 제2레벨의 캐시파이프라인에 있는지 여부를 판별하는 스텝을 포함하는 것을 특징으로 하는 컴퓨터 시스템의 데이타로스를 방지하는 방법.
  4. 제3항에 있어서, 상기 표지가 제2레벨의 캐시파이프라인으로 들어가는 각각의 명령에 관련되는 포스드어토믹(FA)비트로 되고, FA비트가 FA명령용의 제1값으로 설정되고, 또 FA명령용의 제2값으로 설정되는 것을 특징으로 하는 컴퓨터 시스템의 데이타 로스를 방지하는 방법.
  5. 제1항에 있어서, 상기 스텝(b)에 있어서, 제2레벨의 캐시중으로 FA명령의 기입데이타가 들어가 있는 정렬된 멀티바이트워드로 접근하는 FA명령이 제2레벨의 캐시파이프라인을 나올때까지 지연시키는 것을 특징으로 하는 컴퓨터 시스템의 데이타 로스를 방지하는 컴퓨터 시스템의 데이타 로스를 방지하는 방법.
  6. 각각 적어도 하나의 캐시를 갖는 복수의 처리장치로 되는 컴퓨터 시스템의 처리장치간의 데르록을 방지하는 방법에 있어서, 멀티프로세서 캐시의 동시성이 컴퓨터시스템 중에서 유지되고 적어도 하나의 처리장치가 제2레벨의 캐시에 연결되는 제1레벨의 캐시로 되는 스플릿레벨의 캐시배열을 포함하고, 제1레벨의 캐시는 바이트 기입이 가능하고, 제2레벨의 캐시는 워드기입이 가능한 방법이고, 상기 방법은(a) 제2레벨의 캐시의 파이프라인을 감시하여 파서블미스(PM)명령이 제2레벨의 캐시파이프라인에 있는지 여부를 판별하는 스텝을 포함하고, 이 PM명령이 제2레벨의 캐시 중으로 기억할당을 요구하거나 제1레벨의 캐시에는 기억할당을 요구하지 않는 캐시메모리 접근명령이고, (b) 컴퓨터 시스템의 처리장치간의 데드록이 방지되도록 개입이 제2레벨 캐시를 위해서 처리되는 사이에 제2레벨의 캐시에 있어서의 명령이 보류될 가능성이 있는 동안에는 제2레벨의 캐시에 대한 개입의 실행이 방해받지 않도록 PM명령이 제2레벨의 캐시 파이프라인 중에 있다고 판별된 경우에 포스드어토믹(FA)명령이 제2레벨의 캐시 파이프라인으로 들어가지 않도록 하고, FA명령이 데이타를 제1레벨의 캐시와 제2레벨의 캐시 양쪽에 기억하는 것을 가능하게 하는 캐시 메모리 접근명령이고, 제1레벨의 캐시에 기억되는 데이타는 워드의 정수배 이외의 길이 데이타이고, 제2레벨의 캐시에 대한 개입은 FA명령이 제2레벨의 캐시 파이프라인 중에 있는 동안에는 허가되지 않는 스텝을 포함하는 것을 특징으로 하는 컴퓨터시스템의 처리장치간의 데드록을 방지하는 방법.
  7. 제6항에 있어서, 명령이 PM명령인지 여부를 식별하는 제2레벨의 캐시파이프라인 표지로 들어가는 명령과 관련시키는 스텝과, 제2레벨의 캐시에 있는 명령의 상기 표지를 분석하고, PM명령이 제2레벨의 캐시 파이프라인에 있는지 여부를 판별하는 스텝을 포함하는 것을 특징으로 하는 컴퓨터 시스템의 처리장치간의 데드록을 방지하는 방법.
  8. 제7항에 있어서, 상기 표지가 제2레벨의 캐시파이프라인으로 들어가는 각각의 명령에 관련되는 포텐셜미스(PM)비트로 되고, PM비트가 PM명령용 제1값으로 설정되고, 또 비 PM명령용 제2값으로 설정되는 것을 특징으로 하는 컴퓨터 시스템의 처리장치간의 데드록을 방지하는 방법.
  9. 각각 적어도 하나의 캐시를 갖는 복수의 처리장치로 되는 컴퓨터 시스템의 캐시 메모리 접근명령의 실행을 제어하는 방법에 있어서, 멀티프로세서 캐시의 동기성이 컴퓨터 시스템 중에서 유지되고 적어도 하나의 처리장치가 제2레벨의 캐시에 연결되는 제1레벨의 캐시로 되는 스플릿 레벨의 캐시 배열을 포함하고, 제1레벨의 캐시는 바이트 기입이 가능하고, 제2레벨의 캐시는 워드기입이 가능하고, 스플릿 레벨의 캐시배열은 데이타를 제1레벨의 캐시와 제2레벨의 캐시의 양쪽에 기억시키도록 하는 정수기억조작을 지지하고, 정수기억조작의 실행중에 하나 이상의 바이트가 제1레벨의 캐시로부터 판독되고 워드길이 데이타가 정수기억조작의 결과로서 제2레벨의 캐시에 기입되고, 이러한 정수기억조작의 실행은 최소단위적(atomically)으로 실행되도록 한 방법이고, 상기 방법은 (a) 정수기억조작의 기입 데이타가 들어가 있는 정령된 멀티바이트 워드가 제1레벨의 캐시에만 존재하는지 여부를 판별하는 스텝과, (b) 정렬된 원드가 제1레벨의 캐시에만 독점적이 아니라고 판별된 경우에 정수기억 조작이 제2레벨의 캐시에 파이프라인으로 들어가는 것을 방지하고 캐시미스·필 조작을 제시시켜 정렬워드가 제1레벨의 캐시에만 존재하도록 하는 스텝을 포함하는 것을 특징으로 하는 컴퓨터 시스템의 캐시메모리 접근명령의 실행을 제어하는 방법.
  10. 제9항에 있어서, 정령워드가 제1레벨의 캐시에만 존재하는지 여부를 식별하는 제1레벨 캐시표지에 있는 정렬된 멀티바이트 워드와 관련하여 표지가 제1레벨의 캐시에 기억되는 스텝과, 제1레벨캐시에 기억된 상기 표지를 분석하여 정수기억 조작의 기입데이타가 들어가 있는 정렬된 멀티바이트워드가 제1레벨 캐시에만 존재하는지 여부를 판별하는 스텝을 포함하는 것을 특징으로 하는 컴퓨터 시스템의 캐시 메모리 접근명령의 실행을 제어하는 방법.
  11. 제10항에 있어서, 상기 표지가 각각 제1레벨 캐시에 있어서, 정렬된 멀티바이트워드와 관련하는 기입이 가능한(W)비트로 되고, W비트는 제1레벨 캐시에 있어서, 독점되는 정렬워드용의 제1값으로 설정되고, 제1레벨 캐시에 있어서, 독점되지 않는 정렬워드용의 제2값으로 설정되는 것을 특징으로 하는 컴퓨터 시스템의 캐시메모리 접근명령의 실행을 제어하는 방법.
  12. 각각 적어도 하나의 캐시를 갖는 복수의 처리장치로 되는 컴퓨터 시스템의 캐시 메모리 접근명령의 실행을 제어하는 방법에 있어서, 멀티프로세서의 캐시의 동기성이 컴퓨터 시스템 중에서 유기되고, 적어도 하나의 처리장치가 제2레벨의 캐시에 연결되는 제2레벨의 캐시로 되는 스플릿 레벨의 캐시 배열을 포함하고, 정수기억 명령이 데이타를 제1레벨의 캐시와 제2레벨의 캐시에 기억하는 것을 가능하게 하고, 제1레벨의 캐시는 바이트 기입이 가능하고, 제2레벨의 캐시는 워드기입이 가능한 방법이고, 상기 방법은 (a) 제2레벨의 캐시파이프라인을 감시하여 포스드어토믹(FA)명령이 제2레벨의 캐시파이프라인에 있는지 여부를 판별하는 스텝을 포함하고, 이 FA명령은 제1레벨의 캐시에 있어서의 기억할당을 요구하는 정수기억명령이고, 이것은 워드멀티플 이외이길이 데이타가 제1레벨의 캐시에 기억되는 것을 가능하게 하고, FA명령실행중에 하나 그 이상의 바이트가 제1레벨의 캐시로부터 판독되고, 워드길이 데이타가 제2레벨의 캐시에 기입되도록 FA명령의 기입데이타에 따라서 제2레벨의 캐시에 기입되고, (b) 제2레벨 캐시의 파이프라인을 감시하여 파서블미스(PM)명령이 제2레벨의 캐시파이프라인에 있는지 여부를 판별하는 스텝을 포함하고, 이 PM명령은 제2레벨의 캐시중에 기억할당을 요구하거나 제1레벨의 캐시에는 기억할당을 요구하지 않는 캐시 메모리접근명령이고, (c) PM명령은 제2레벨의 캐시 파이프라인 중에 있다고 판별된 경우에 FA명령이 제2레벨의 캐시 파이프라인으로 들어가는 것을 방지하는 스텝과, (d) FA명령이 제2레벨의 캐시 파이프라인에 있다고 판별된 경우에 FA명령이 제2레벨의 캐시파이프라인을 나올때까지 제2레벨캐시에 대한 개입을 지연시키는 스텝을 포함하는 것을 특징으로 하는 컴퓨터 시스템에 있어서, 캐시 메모리 접근명령의 실행을 제어하는 방법.
  13. 제12항에 있어서 (e) 제2레벨의 캐시에 대한 개입이 펜딩되어 있는지 여부를 판별하는 스텝과, (f) 제2레벨의 캐시에 대한 개입이 펜딩되어 있는 경웨 제2레벨의 캐시에 대한 개입실행이 제2레벨의 캐시 파이프라인에 있어서의 FA명령의 존재에 의해서 계속해서 지연되지 않도록 FA명령으로 들어가는 것을 방지하는 스텝을 더 포함하는 것을 특징으로 하는 컴퓨터 시스템의 캐시 메모리 접근명령의 실행을 제어하는 방법.
  14. 제12항에 있어서, (e) 정수기억 조작의 기입데이타가 들어있는 정렬된 멀타바이트워드가 제1레벨의 캐시에만 존재하는지 여부를 판별하는 스텝과, (f) 정렬된 워드가 제1레벨의 캐시에만 독점적이 아니라고 판별된 경우에 정수기억 동작이 제2레벨의 캐시파이프라인으로 들어가는 것을 방지하고, 캐시미스·필 조작을 개시시켜 정렬워드가 제1레벨의 캐시에만 존재하도록 하는 스텝을 더 포함하는 것을 특징으로 하는 컴퓨터 시스템의 캐시 메모리 접근명렴의 실행을 제어하는 방법.
  15. 각각 적어도 하나의 캐시를 갖는 복수의 처리장치로 되는 컴퓨터 시스템에 있어서, 캐시 메모리 접근명령의 실행을 제어하기 위한 제어시스템에 있어서, 멀티프로세서의 캐시의 동기성이 컴퓨터 시스템 중에서 유기되고, 적어도 하나의 처리장치가 제2레벨의 캐시에 연결되는 제1레벨의 캐시로 되는 스플릿 레벨의 캐시 배열을 포함하고, 정수기억명령이 데이타를 제1레벨의 캐시와 제2레벨의 캐시의 양쪽으로 기억하는 것을 가능하게 하고, 제1레벨의 캐시는 바이트 기입이 가능하고, 제2레벨의 캐시는 워드기입이 가능하고, 상기 제어시스템은 제2레벨 캐시의 파이프라인을 감시하여 포스드어토믹(FA)명령이 제2레벨의 캐시 파이프라인에 있는지 여부를 판별하는 수단으로 포함하고, 이 FA명령은 제1레벨의 캐시에 있어서의 기억할당을 요구하는 정수기억 명령이고, 이것은 워드의 정수배 이외의 길이 데이타가 제1레벨 캐시에 기억되는 것을 가능하게 하고, FA명령실행중에 하나, 그 이상의 바이트기 제1레ㅔㅂㄹ의 캐시로부터 판독되고, 워드길이 데이타가 제2레벨이 캐시에 기입되도록 FA명령의 기입데이타에 따라서 제2레벨의 캐시에 기입되고, 제2레벨의 캐시파이프라인을 감시하여, 파서블 미스(PM)명령이 제2레벨의 캐시 파이프라인에 있는지 여부를 판별하는 수단으로 포함하고, 이 PM명령은 제2레벨의 캐시중에 기억할당을 요구하거나 제1레벨의 캐시에는 기억할당을 요구하지 않는 캐시 메모리 접근 명령이고, PM명령이 제2레벨의 캐시 파이프라인 중에 있다고 판별된 경우에 FA명령이 제2레벨의 캐시파이프라인으로 들어가는 것을 방지하는 수단과, FA명령이 제2레벨의 캐시 파이프라인에 있다고 판별된 경우에 FA명령이 제2레벨의 캐시 파이프라인을 나올때까지, 제2레벨 캐시에 대한 개입을 지연시키는 수단을 포함하는 것을 특징으로 하는 제어시스템.
  16. 제15항에 있어서, 제2레벨의 캐시에 대한 개입이 펜딩되어 있는지 여부를 판별하는 수단과, 제2레벨이 캐시에 대한 개입이 펜딩되어 있다고 판별된 경우에 제2레벨의 캐시에 대한 개입실장이 제2레벨의 캐시 파이프 라인에 있어서의 FA명령의 존재에 의해서 계속해서 지연되지 않도록 FA명령이 제2레벨의 캐시 파이프라인으로들어가는 것을 방지하는 수단을 더 포함하는 것을 특징으로 하는 제어시스템.
  17. 제15항에 있어서, 정수기억조작의 기입데이타가 들어가 있는 정렬된 멀티바이트 워드가 제1레벨의 캐시에만 존재하는지 여부를 판별하는 수단과, 정렬된 워드가 제1레벨의 캐시에만 독점적이 아니라고 판별된 경우에 정수기억조작이 제2레벨의 캐시의 파이프라인으로 들어가는 것을 방지하고, 캐시미스·필 조작을 개시시켜 정렬워드가 제1레벨의 캐시에만 존재하도록 하는 수단을 포함하는 것을 특징으로 하는 제어시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950703429A 1993-12-15 1994-12-15 스플릿 레벨의 데이타 개시 시스템의 동기성을 위한 시스템과 그 방법 KR0182344B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/167005 1993-12-15
US08/167,005 US5572704A (en) 1993-12-15 1993-12-15 System and method for controlling split-level caches in a multi-processor system including data loss and deadlock prevention schemes
US8/167005 1993-12-15
PCT/JP1994/002111 WO1995016959A1 (fr) 1993-12-15 1994-12-15 Dispositif et procede de synchronisation des systemes a antememoire de donnees a plusieurs niveaux

Publications (2)

Publication Number Publication Date
KR960701403A true KR960701403A (ko) 1996-02-24
KR0182344B1 KR0182344B1 (ko) 1999-05-15

Family

ID=22605558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703429A KR0182344B1 (ko) 1993-12-15 1994-12-15 스플릿 레벨의 데이타 개시 시스템의 동기성을 위한 시스템과 그 방법

Country Status (10)

Country Link
US (2) US5572704A (ko)
EP (1) EP0684561B1 (ko)
JP (1) JP2631037B2 (ko)
KR (1) KR0182344B1 (ko)
CN (1) CN1054223C (ko)
DE (1) DE69434728T2 (ko)
HK (1) HK1018166A1 (ko)
SG (1) SG75776A1 (ko)
TW (1) TW367441B (ko)
WO (1) WO1995016959A1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5628021A (en) * 1992-12-31 1997-05-06 Seiko Epson Corporation System and method for assigning tags to control instruction processing in a superscalar processor
US5751995A (en) * 1994-01-04 1998-05-12 Intel Corporation Apparatus and method of maintaining processor ordering in a multiprocessor system which includes one or more processors that execute instructions speculatively
WO1996012231A1 (en) 1994-10-14 1996-04-25 Silicon Graphics, Inc. A translation buffer for detecting and preventing conflicting virtual addresses from being stored therein
EP1278125A2 (en) 1994-10-14 2003-01-22 MIPS Technologies, Inc. Indexing and multiplexing of interleaved cache memory arrays
US5737749A (en) * 1996-05-20 1998-04-07 International Business Machines Corporation Method and system for dynamically sharing cache capacity in a microprocessor
US5872976A (en) * 1997-04-01 1999-02-16 Landmark Systems Corporation Client-based system for monitoring the performance of application programs
US6175899B1 (en) * 1997-05-19 2001-01-16 International Business Machines Corporation Method for providing virtual atomicity in multi processor environment having access to multilevel caches
US6092156A (en) * 1997-11-05 2000-07-18 Unisys Corporation System and method for avoiding deadlocks utilizing split lock operations to provide exclusive access to memory during non-atomic operations
US7257814B1 (en) * 1998-12-16 2007-08-14 Mips Technologies, Inc. Method and apparatus for implementing atomicity of memory operations in dynamic multi-streaming processors
US7237093B1 (en) 1998-12-16 2007-06-26 Mips Technologies, Inc. Instruction fetching system in a multithreaded processor utilizing cache miss predictions to fetch instructions from multiple hardware streams
US7529907B2 (en) 1998-12-16 2009-05-05 Mips Technologies, Inc. Method and apparatus for improved computer load and store operations
US6389449B1 (en) * 1998-12-16 2002-05-14 Clearwater Networks, Inc. Interstream control and communications for multi-streaming digital processors
US7020879B1 (en) * 1998-12-16 2006-03-28 Mips Technologies, Inc. Interrupt and exception handling for multi-streaming digital processors
US6341331B1 (en) 1999-10-01 2002-01-22 International Business Machines Corporation Method and system for managing a raid storage system with cache
US6591361B1 (en) 1999-12-28 2003-07-08 International Business Machines Corporation Method and apparatus for converting data into different ordinal types
US6859862B1 (en) 2000-04-07 2005-02-22 Nintendo Co., Ltd. Method and apparatus for software management of on-chip cache
US6701424B1 (en) 2000-04-07 2004-03-02 Nintendo Co., Ltd. Method and apparatus for efficient loading and storing of vectors
US6857061B1 (en) 2000-04-07 2005-02-15 Nintendo Co., Ltd. Method and apparatus for obtaining a scalar value directly from a vector register
DE60143896D1 (de) 2000-07-14 2011-03-03 Mips Tech Inc Anweisungsabruf und -absendung in einem multi-thread-system
US7406554B1 (en) * 2000-07-20 2008-07-29 Silicon Graphics, Inc. Queue circuit and method for memory arbitration employing same
US7185183B1 (en) 2001-08-02 2007-02-27 Mips Technologies, Inc. Atomic update of CPO state
US7181600B1 (en) 2001-08-02 2007-02-20 Mips Technologies, Inc. Read-only access to CPO registers
GB2392742B (en) * 2002-09-04 2005-10-19 Advanced Risc Mach Ltd Synchronisation between pipelines in a data processing apparatus
US6836833B1 (en) * 2002-10-22 2004-12-28 Mips Technologies, Inc. Apparatus and method for discovering a scratch pad memory configuration
US7634638B1 (en) * 2002-10-22 2009-12-15 Mips Technologies, Inc. Instruction encoding for system register bit set and clear
JP3855270B2 (ja) * 2003-05-29 2006-12-06 ソニー株式会社 アンテナ実装方法
CN100461142C (zh) * 2005-07-05 2009-02-11 威盛电子股份有限公司 微处理器、处理器总线系统、及执行稀疏写入处理的方法
US7454492B2 (en) * 2005-08-26 2008-11-18 International Business Machines Corporation Method and apparatus for configuring and modeling server information in an enterprise tooling environment
US7596661B2 (en) * 2005-09-01 2009-09-29 Mediatek Inc. Processing modules with multilevel cache architecture
US7734901B2 (en) * 2005-10-31 2010-06-08 Mips Technologies, Inc. Processor core and method for managing program counter redirection in an out-of-order processor pipeline
US7711934B2 (en) * 2005-10-31 2010-05-04 Mips Technologies, Inc. Processor core and method for managing branch misprediction in an out-of-order processor pipeline
US20070204139A1 (en) 2006-02-28 2007-08-30 Mips Technologies, Inc. Compact linked-list-based multi-threaded instruction graduation buffer
US7721071B2 (en) * 2006-02-28 2010-05-18 Mips Technologies, Inc. System and method for propagating operand availability prediction bits with instructions through a pipeline in an out-of-order processor
US7370178B1 (en) 2006-07-14 2008-05-06 Mips Technologies, Inc. Method for latest producer tracking in an out-of-order processor, and applications thereof
US20080016326A1 (en) 2006-07-14 2008-01-17 Mips Technologies, Inc. Latest producer tracking in an out-of-order processor, and applications thereof
US7650465B2 (en) 2006-08-18 2010-01-19 Mips Technologies, Inc. Micro tag array having way selection bits for reducing data cache access power
US7657708B2 (en) * 2006-08-18 2010-02-02 Mips Technologies, Inc. Methods for reducing data cache access power in a processor using way selection bits
US8032734B2 (en) * 2006-09-06 2011-10-04 Mips Technologies, Inc. Coprocessor load data queue for interfacing an out-of-order execution unit with an in-order coprocessor
US7647475B2 (en) * 2006-09-06 2010-01-12 Mips Technologies, Inc. System for synchronizing an in-order co-processor with an out-of-order processor using a co-processor interface store data queue
US9946547B2 (en) 2006-09-29 2018-04-17 Arm Finance Overseas Limited Load/store unit for a processor, and applications thereof
US20080082793A1 (en) * 2006-09-29 2008-04-03 Mips Technologies, Inc. Detection and prevention of write-after-write hazards, and applications thereof
US7594079B2 (en) 2006-09-29 2009-09-22 Mips Technologies, Inc. Data cache virtual hint way prediction, and applications thereof
US8078846B2 (en) 2006-09-29 2011-12-13 Mips Technologies, Inc. Conditional move instruction formed into one decoded instruction to be graduated and another decoded instruction to be invalidated
US7996632B1 (en) * 2006-12-22 2011-08-09 Oracle America, Inc. Device for misaligned atomics for a highly-threaded x86 processor
US7769958B2 (en) * 2007-06-22 2010-08-03 Mips Technologies, Inc. Avoiding livelock using intervention messages in multiple core processors
US7769957B2 (en) * 2007-06-22 2010-08-03 Mips Technologies, Inc. Preventing writeback race in multiple core processors
US7953932B2 (en) * 2008-02-13 2011-05-31 International Business Machines Corporation System and method for avoiding deadlocks when performing storage updates in a multi-processor environment
US8672411B2 (en) * 2010-03-22 2014-03-18 Faurecia Automotive Seating, Llc Vehicle seat cushion with integrated ventilation
CN103473095A (zh) * 2013-09-10 2013-12-25 江苏中科梦兰电子科技有限公司 Cpu二级缓存的加速初始化方法
JP6093322B2 (ja) * 2014-03-18 2017-03-08 株式会社東芝 キャッシュメモリおよびプロセッサシステム
GB2551529B (en) * 2016-06-21 2018-09-12 Advanced Risc Mach Ltd Switching between private cache and shared memory to handle atomic operations

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058006A (en) * 1988-06-27 1991-10-15 Digital Equipment Corporation Method and apparatus for filtering invalidate requests
JPH02253356A (ja) * 1989-03-28 1990-10-12 Toshiba Corp 階層キャッシュメモリ装置とその制御方式
US5287484A (en) * 1989-06-21 1994-02-15 Hitachi, Ltd. Multi-processor system for invalidating hierarchical cache
JPH077358B2 (ja) * 1989-09-18 1995-01-30 工業技術院長 階層キャッシュメモリ装置
EP0432075B1 (en) * 1989-11-09 1997-02-26 International Business Machines Corporation Multiprocessor with relatively atomic instructions
US5136700A (en) * 1989-12-22 1992-08-04 Digital Equipment Corporation Apparatus and method for reducing interference in two-level cache memories
US5490261A (en) * 1991-04-03 1996-02-06 International Business Machines Corporation Interlock for controlling processor ownership of pipelined data for a store in cache
US5406504A (en) * 1993-06-30 1995-04-11 Digital Equipment Multiprocessor cache examiner and coherency checker

Also Published As

Publication number Publication date
EP0684561A1 (en) 1995-11-29
EP0684561A4 (en) 1999-11-17
EP0684561B1 (en) 2006-05-10
TW367441B (en) 1999-08-21
CN1117767A (zh) 1996-02-28
US5632025A (en) 1997-05-20
HK1018166A1 (en) 1999-12-10
WO1995016959A1 (fr) 1995-06-22
CN1054223C (zh) 2000-07-05
SG75776A1 (en) 2000-10-24
JP2631037B2 (ja) 1997-07-16
US5572704A (en) 1996-11-05
DE69434728T2 (de) 2007-04-26
KR0182344B1 (ko) 1999-05-15
DE69434728D1 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
KR960701403A (ko) 스플릿 레벨의 데이타 캐시 시스템의 동기성을 위한 시스템과 그 방법
US6131145A (en) Information processing unit and method for controlling a hierarchical cache utilizing indicator bits to control content of prefetching operations
US4774654A (en) Apparatus and method for prefetching subblocks from a low speed memory to a high speed memory of a memory hierarchy depending upon state of replacing bit in the low speed memory
US5555392A (en) Method and apparatus for a line based non-blocking data cache
EP1008053B1 (en) Controlling memory access ordering in a multi-processing system
US7461209B2 (en) Transient cache storage with discard function for disposable data
US8838906B2 (en) Evict on write, a management strategy for a prefetch unit and/or first level cache in a multiprocessor system with speculative execution
US6112285A (en) Method, system and computer program product for virtual memory support for managing translation look aside buffers with multiple page size support
US7529895B2 (en) Method for prefetching non-contiguous data structures
CN100394407C (zh) 低等待时间存储器系统访问
GB2265734A (en) Free memory cell management system
KR920001334A (ko) 멀티프로세서 또는 파이프 라인식 프로세서 시스템에서 데이타의 보존을 확실히 하는 방법
KR920001322A (ko) 감소된 명령 세트 프로세서의 성능 개선 방법 및 그 프로세서 시스템
KR930022222A (ko) 캐시가 일관된 다중 처리기 컴퓨터 시스템에서 다중 미결동작을 제공하기 위한 장치 및 그 방법
JPH11143775A (ja) キャッシュメモリシステム
US6317806B1 (en) Static queue and index queue for storing values identifying static queue locations
US6473845B1 (en) System and method for dynamically updating memory address mappings
SE413815B (sv) Databehandlingssystem
US6738796B1 (en) Optimization of memory requirements for multi-threaded operating systems
JP2008217183A (ja) メモリ管理装置
KR960015583B1 (ko) 다중프로세서의 캐시메모리 필터링장치
JPH07234819A (ja) キャッシュメモリ
JP2700148B2 (ja) コンピュータ内のキャッシュへ情報を装填する方法と装置
JP2003177961A (ja) 情報処理装置及び情報処理ユニット
KR100201671B1 (ko) 컴퓨팅 시스템 및 컴퓨팅 시스템의 캐시 메모리 이용방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121029

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141121

Year of fee payment: 17

EXPY Expiration of term