KR960043952A - 개선된 멀티플랙서/디멀티플랙서 - Google Patents

개선된 멀티플랙서/디멀티플랙서 Download PDF

Info

Publication number
KR960043952A
KR960043952A KR1019950014379A KR19950014379A KR960043952A KR 960043952 A KR960043952 A KR 960043952A KR 1019950014379 A KR1019950014379 A KR 1019950014379A KR 19950014379 A KR19950014379 A KR 19950014379A KR 960043952 A KR960043952 A KR 960043952A
Authority
KR
South Korea
Prior art keywords
parallel
clock
data
serial
output
Prior art date
Application number
KR1019950014379A
Other languages
English (en)
Other versions
KR0147506B1 (ko
Inventor
김재평
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019950014379A priority Critical patent/KR0147506B1/ko
Publication of KR960043952A publication Critical patent/KR960043952A/ko
Application granted granted Critical
Publication of KR0147506B1 publication Critical patent/KR0147506B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 디지탈 교환기의 멀티플랙서/디멀티플랙서에 관한 것으로서, 차동수신기(1)와;직-병렬반환 및 다중화부(2);래치(3);병렬 데이타 수신기(8); 래치 및 선택부(22); 병-직렬변환 및 역다중화부(7); 자동라인 드라이버(6); 클럭선택 및분배부(40); 제어메모리 및 유지보수장치(CMMA)로부터 시험인에이블신호(TEST ENABLE)와 시험패턴 데이타(TEST DATA)를입력하여 서브하이웨이 31의 임의의채널로 다중화하고, 루프백제어 신호에 따라 병 -직렬변환 및 역다중화부(7)로부터수신한 소정 타임슬롯의 데이타를 루프백하여 직-병렬변환 및 다중화부(2)로 출력하는 루프백 및 시험패턴 다중화부(20)로 구성되어 소정 타임슬롯을 루프백시키고, 특정 서브하이웨이를 통해 시험패턴을 송수신할 수 있으므로, 통화로의 이상유무를 서비스를 중단하지 않고서도 시험할 수 있어 유지보수가 용이하다.

Description

개선된 멀티플랙서/디멀티플랙서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 멀티플렉서/디멀티플랙서를 도시한 블럭도이다.

Claims (2)

  1. 2048kbps의 차동 직렬데이타를 수신하여 단일 데이타로 출력하는 차동수신기(1)와; 상기 차동수신기(1)의출력을 병렬로 변환한 후 다중화하며 패리티를 삽입하는 직-병렬변환 및 다중화부(2); 상기 직-병렬 변환 및 다중화부(2)의 출력을 래치하는 출력하는 래치(3); 병렬 차동 데이타를 수신하여 단일 데이타로 출력하는 병렬데이타 수신기(8); 상기 병렬데이타 수신기(8)의 출력을 래치하고 유효비트에 따라 특정 출력을 선택하는 래치 및 선택부(22); 상기 래치 및 선택부(22)의 출력을 직렬로 변환하고 역다중화하며 패리티를 검사하는 병-직렬변환 및 역다중화부(7); 상기 병-직렬변환및 역다중화부(7)의 출력을 차동데이타(32DIF)로 구동하는 차동라인 드라이버(6); 클럭(CP2, FP2)을 수신하여 상기 직-병렬변환 및 다중화부와 병-직렬변환 및 역다중화부에 공급하는 클럭선택 및 분배부(40)가 구비된 멀티플랙서/디멀티플랙서에 있어서, 시험인에이블신호(TEST ENABLE)와 시험패턴 데이타(TEST DATA)를 입력하여 서브하이웨이 31의 임의의 채널로다중화하고, 루프백제어신호에 따라 병-직렬변환 및 역다중화부(7)로부터 수신한 소정 타임슬롯의 데이타를 루프백하여직-병렬병환 및 다중화부(2)로 출력하는 루프백 및 시험패턴 다중하부(20)가 더 구비된 것을 특징으로는 멀티플랙서/디멀티플레서.
  2. 제1항에 있어서, 상기 클럭선택 및 분배부(40)는 망동기장치(RNES)로부터 차동신호로된 CP2, FP2클럭을 수신하여 단일 클럭으로 출력하는 클럭수신부(41)와; 상기 클럭수신부(41)의 클럭축력을 감시하여 양호한 클럭을 선택하는클럭감시 및 선택부(42); 상기 클럭감시 및 선택부(42)의 FP2, CP2에 따라 카운트하여 FP3, CP3클럭을 직-병렬변환 및 다중화부(2)와 병-직렬변환 및 역다중화부(7)로 출력하는 카운터(43);상기 카운터(43)의 출력클럭을 분배하는 클럭분배부(44); 상기 클럭분배부(44)의 출력을 구동하여 클럭을 필요로 하는 장치로 출력하는 클럭 구동부(45,46)로 구성되는 것을특징으로 하는 멀티플랙서/디멀티플랙서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014379A 1995-05-31 1995-05-31 개선된 멀티플랙서/디멀티플랙서 KR0147506B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014379A KR0147506B1 (ko) 1995-05-31 1995-05-31 개선된 멀티플랙서/디멀티플랙서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014379A KR0147506B1 (ko) 1995-05-31 1995-05-31 개선된 멀티플랙서/디멀티플랙서

Publications (2)

Publication Number Publication Date
KR960043952A true KR960043952A (ko) 1996-12-23
KR0147506B1 KR0147506B1 (ko) 1998-08-17

Family

ID=19416274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014379A KR0147506B1 (ko) 1995-05-31 1995-05-31 개선된 멀티플랙서/디멀티플랙서

Country Status (1)

Country Link
KR (1) KR0147506B1 (ko)

Also Published As

Publication number Publication date
KR0147506B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
AU624168B2 (en) Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits
EP0215957B1 (en) Multiplex system
US5271001A (en) Synchronous terminal station system
CA1040761A (en) Data transmission network with independent frame phase
KR850008089A (ko) 디지탈 pbx 스위치
EP0302112A1 (en) Multiplex dividing apparatus in a synchronous multiplexing system
US4796278A (en) Repeater for digital communication system
KR960043952A (ko) 개선된 멀티플랙서/디멀티플랙서
US5134609A (en) Drop/insert channel selecting system
KR0185872B1 (ko) 이이1/티이1 정합용 속도변환회로
US5105422A (en) Circuit arrangement for information transmission
US5528580A (en) Add-drop control apparatus
KR950035476A (ko) 전전자 교환기의 하이웨이 레이트 변환장치
KR100263383B1 (ko) 광 가입자 전송장치에 있어서의 분기/결합 장치
KR950006602B1 (ko) 동기식 에드-드롭 전송장치
KR930009628B1 (ko) 제어메모리 및 유지보수회로
KR100211047B1 (ko) 동기식 분기결합장치의 분기결합제어 스위치
KR200293249Y1 (ko) 전송시스템의 마이크로프로세서 제어신호 처리장치
KR930009629B1 (ko) 양방향 1k 타임슬럿 교환회로
KR0143156B1 (ko) 전전자 교환기의 타임 스위치
KR100258071B1 (ko) 4 채널을 다중화하기 위한 유티오피아이에이 인터페이스용 읽기제어 신호 발생회로
KR100323108B1 (ko) 전전자 교환기의 중앙 데이터링크 회로팩
JPH05500893A (ja) デイジタル信号マルチプレクサ
KR970025268A (ko) 소용량 전전자교환기에 있어서 시험기능이 구비된 스위칭장치
RU97115039A (ru) Устройство мультиплексного обмена информацией в сети технологической связи

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee