KR960040009A - 상관도 연산장치, 병렬상관도 연산장치 및 상관도 연산방법 - Google Patents

상관도 연산장치, 병렬상관도 연산장치 및 상관도 연산방법 Download PDF

Info

Publication number
KR960040009A
KR960040009A KR1019960010636A KR19960010636A KR960040009A KR 960040009 A KR960040009 A KR 960040009A KR 1019960010636 A KR1019960010636 A KR 1019960010636A KR 19960010636 A KR19960010636 A KR 19960010636A KR 960040009 A KR960040009 A KR 960040009A
Authority
KR
South Korea
Prior art keywords
pixel data
correlation
pixel
search area
candidate
Prior art date
Application number
KR1019960010636A
Other languages
English (en)
Other versions
KR100225690B1 (ko
Inventor
아키히코 오오타니
요시후미 마쓰모토
아키라 소오타
가쓰지 아오키
히사토 요시다
마사히로 기온
아쓰시 우부가타
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR960040009A publication Critical patent/KR960040009A/ko
Application granted granted Critical
Publication of KR100225690B1 publication Critical patent/KR100225690B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Analysis (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)

Abstract

탐색영역의 확장이 용이하고, 탐색영역을 넓힌 경우에는 고속처리를 실현할 수 있고 더구나 간편한 구성으로 실현할 수 있는 상관도 연산장치를 제공한다.
탐색영역 메모리에는 ((m × M) × L)개의 후보블록을 포함하는 탐색영역의 화소 데이터가 격납되어 있다. 상관도 연산부는 (M × N) 화소의 참조화상블록과 각 후보블록의 상관도 연산을 탐색영역 메모리로부터 읽어내어진 화소데이터를 이용하여 (M × L)개의 후보블록으로 구성되는 후보블록군마다 파이프라인 처리에 의하여 실행한다. 탐색영역 메모리는 4개의 화소데이터를 동일한 클로 사이클에서 출력하는 기능을 가지므로, 상관도 연산부는 각 후보블록군에 대한 파이프라인 처리를 연속하여 실행할 수 있다. 이로써, (M × N) 화소의 참조화상블록에 대하여 ((m × M) × L)개 후보블록의 상관도를 연속하여 연산하는 것이 가능해 진다.

Description

상관도 연산장치, 병렬상관도 연산장치 및 상관도 연산방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3도는 본 발명의 실시예에 관한 상관도 연산장치의 구성을 나타내는 블록도.

Claims (28)

  1. (M × N) 화소의 참조화상블록에 대하여, 블록매칭법에 의하여 ((m × M) × L)개의 후보블록과의 상관도를 연산하는 상관도 연산장치는 (M, N, L, m은 자연수, L≥N, m≥2), 상관도의 연산을 (M×N)개의 후보블록으로 구성되는 후보블록군마다 파이프 라인 처리에 의하여 실행하고, 하나의 후보블록군에 대한 연산에 필요한 화소데이터와 상기 하나의 후보블록군에 대한 연산으로 계속하여 처리되는 다른 후보블록군에 대한 연산에 필요한 화소데이터를 동일한 클록 사이클에서 파이프라인 처리에 이용하는 것을 특징으로 하는 상관도 연산장치.
  2. (M × N) 화소의 참조화상블록에 대하여, 블록 매칭법에 의하여 ((m × M) × L)개의 후보블록과의 상관도를 연산하는 상관도 연산장치는 (M, N, L, m은 자연수, L≥N, m≥2), ((m × M) × L)개의 후보블록을 포함하는 탐색영역의 화소데이터를 격납하는 탐색영역 메모리와, (M × N) 화소의 참조화상블록의 화소데이터를 유지하고, 참조화상블록과 후보 블록의 상관도 연산을 유지한 참조화상블록의 화소데이터및 상기 탐색영역 메모리로부터 출력된 각 후보 블록의 화소데이터를 이용하여, (M × N)개의 후보블록으로 구성되는 후보블록군마다 파이프라인 처리에 의하여 실행하는 상관도 연산부를 구비하고, 상기 탐색영역 메모리는 하나의 후보블록군에 대한 연산에 필요한 화소데이터와 상기 하나의 후보블록군에 대한 연산으로 계속하여 처리되는 다른 후보블록군에 대한 연산에 필요한 화소데이터를 동일한 블록 사이클에서 상기 상관도 연산부로 출력하는 기능을 가지며, 상기 상관도 연산부는 각 후보블록군에 대한 연산을 연속하여 실행 가능하게 구성되어 있는 것을 특징으로 하는 상관도 연산장치.
  3. 제2항에 있어서, 상기 탐색영역 메모리는, ((m × M) × L)개의 후보블록으로 구성되는 ((m +) × M-1)열 (L + N -1)행의 탐색영역 화소데이터 중에서 상기 하나의 후보블록군에 대한 연산에 필요한 화소데이터인 제1화소데이터및 이 제1화소데이터보다 1행 위이고 M열 오른쪽에 있는 제2화소데이터와, 상기 다른 후보블록군에 대한 연산에 필요한 화소데이터인 제3화소데이터및 이 제3화소데이터 보다 1행 위이고 M열 오른쪽에 있는 제4화소데이터를 상기 상관도 연산부에 동일한 클록 사이클에서 출력하는 기능을 가지는 것을 특징으로 하는 상관도 연산장치.
  4. 제3항에 있어서, 상기 제3화소데이터는 상기 제1화소데이터보다 L행 위이고 M열 오른쪽에 있는 것을 특징으로 하는 상관도 연산장치.
  5. (M × N) 화소의 참조화상블록에 대하여, 블록매칭법에 의하여 ((m × M) × L)개의 후보블록과의 상관도를 연산하는 상관도 연산장치는 (M, N, L, m은 자연수, L≥N, m≥2), 부여된 클록을 기본으로 하여 메모리 제어 신호및 연산제어신호를 생성하여 출력하는 메인 제어부와, ((m × M) × L)개의 후보블록을 포함하는 탐색영역의 화소데이터를 격납하고 있고, 상기 메인제어부로부터 출력된 메모리 제어신호의 지시에 따라서 격납한 화소 데이터를 출력하는 탐색영역 메모리와, (M × N) 화소의 참조화상블록의 화소데이터를 유지하고, 참조화상블록과 후보 블록의 상관도 연산을, 유지한 참조화상블록의 화소데이터및 상기 탐색영역메모리로부터 출력된 화소 데이터를 이용하여 (M × N)개의 후보블록으로 구성되는 후보블록군마다 파이프라인 처리에 의하여 실행하는 상관도 연산부와, 상기 메인제어부로부터 출력된 연산제어신호의 지시에 따라서 상기 상관도 연산부를 제어하는 연산제어부를 구비하고, 상기 탐색영역 메모리는 하나의 후보블록군에 대한 연산에 필요한 화소데이타와 상기 하나의 후보블록군에 대한 연산으로 계속하여 처리되는 다른 후보블록군에 대한 연산에 필요한 화소데이터를 상기 상관도 연산부에 동일한 클록 사이클에서 출력하는 기능을 가지고, 상기 상관도 연산부는 각 후보블록군에 대한 연산을 연속하여 실행이 가능한 것을 특징으로 하는 상관도 연산장치.
  6. 제5항에 있어서, 상기 탐색영역 메모리는, ((m × M) × L)개의 후보블록으로 구성되는 ((m + 1) × M -1)열 (L + N -1)행의 탐색영역의 화소데이터 중에서 상기 하나의 후보블록군에 대한 연산에 필요한 화소 데이터인 제1화소데이터및 이 제1화소데이터보다 1행 위이고 M열 오른쪽에 있는 제2화소데이터와, 상기 다른 후보블록군에 대한 연산에 필요한 화소데이터인 제3화소데이터및 이 제3화소데이터보다 1행 위이고 M열 오른쪽에 있는 제4화소데이터를 상기 상관도 연산부에 동일 사이클에서 출력하는 기능을 가지는 것을 특징으로 하는 상관도 연산장치.
  7. 제6항에 있어서, 상기 제3화소데이터는 상기 제1화소데이터보다 L행 위이고 M열 오른쪽에 있는 것을 특징으로 하는 상관도 연산장치.
  8. 제5항에 있어서, 상기 탐색영역 메모리는 1 클록 사이클에 대하여 4개의 화소데이터를 출력하는 기능을 가지는 것을 특징으로 하는 상관도 연산장치.
  9. 제8항에 있어서, 상기 탐색영역 메모리는, ((m × M) × L)개의 후보블록으로 구성되는 ((m + 1) × M -1)열 (L + N -1)행의 탐색영역을 ( M × (L + N -1) 화소마다 분할하여 얻어진 (m + 1)개의 부분탐색영역의 화소데이터를 각각 기억하고 있고, 상기 메인제어부로부터 출력된 메모리 제어신호에 의한 억세스의 지시에 따라서 화소데이터를 읽어내는 (m +1)개의 기억소자부와, 상기 (m +1)개의 기억소자부로부터 읽어내어진 화소데이터를 타이밍을 조정한 데다가 상기 상관도 연산부로 출력하는 타이밍 조정수단을 구비하고, 상기 메인제어부는 1클록 사이클에서 2회의 억세스를 실행하는 메모리 제어 신호에 의하여 상기 탐색영역 메모리에 지시하며, 상기 타이밍 조정수단은 상기 (m +1)개의 기억소자로부터 1회의 억세스로 읽어내어진 화소데이터 중 2개를 선택하고, 타이밍을 조정한데다가 1클록 사이클에 대하여 4개의 화소데이터를 출력하는 것을 특징으로 하는 상관도 연산장치.
  10. 제9항에 있어서, 상기 타이밍 조정수단은, 상기 (m +1)개의 기억소자부 중 제1∼제 m 기억소자부로부터 읽어 낸 화소데이터 중 하나를 선택하여 출력하는 제1메모리 선택기와, 상기 (m +1)개의 기억소자부 중 제2∼제(m +1) 기억소자부로부터 읽어내어진 화소데이터 중 하나를 선택하여 출력하는 제2메모리 선택기와, 상기 제1메모리 선택기에 의하여 선택 출력된 화소데이터에 대하여 상기 제2메모리 선택기에 의하여 선택 출력된 화소데이터를 M 클록 사이클 지연시키는 지연수단을 구비하고 있는 것을 특징으로 하는 상관도 연산장치.
  11. 제8항에 있어서, 상기 상관도 연산부는, 상기 탐색영역 메모리로부터 출력된 4개의 화소데이터 중 다른 하나의 화소데이터를 각각 선택 출력하는 2개의 제1선택기와, 참조화상블록의 화소데이터를 각각 유지하고, 상기 2개의 제1선택기에 의하면 선택 출력된 2개의 화소데이터 중 하나를 선택하여 유지하고 있는 화소데이터와의 평가값을 연산하는 M개의 화소연산부를 각각 가지고 있는 N개의 라인연산부를 구비하며, 각 화소연산부에 의하여 연산된 평가값을 누적함으로써 (M X N) 화소의 참조 화상블록과 각 후보블록의 상관도를 구하는 것을 특징으로 하는 상관도 연산장치.
  12. 제11항에 있어서, 상기 화소연산부는, 각각, 입력된 참조화상블록의 화소데이터를 유지하는 참조화상 격납부와, 상기 2개의 제1선택기에 의하여 선택 출력된 2개의 화소데이터 중 하나를 선택하는 제2선택기와, 상기 참조화상 격납부에 유지된 화소데이터와 상기 제2선택기에 의하여 선택된 화소데이터의 평가값을 연산하는 연산기와, 상기 연산기에 의하여 연산된 평가값과 전단의 화소연산부로부터 출력된 누적된 평가값을 가산하는 가산기와, 상기 가산기의 출력 데이터를 일단 격납하고, 다음단의 화소연산부로 출력하는 레지스터를 구비하고 있는 것을 특징으로 하는 상관도 연산장치.
  13. 제11항에 있어서, 각 라인연산부에서 M개의 화소연산부가 제1선택기에 의하여 선택 출력된 화소데이터를 전송하는 버스의 양측에 대칭적으로 2열로 배치되어 있는 것을 특징으로 하는 상관도 연산장치.
  14. 제13항에 있어서, 평가값이 하나의 열인 화소연산부에서, 상기 제1선택기가 배치되어 있는 쪽의 끝에 위치하는 화소연산부로부터 상기 제1선택기가 배치되어 있지 않은 쪽의 끝에 위치하는 화소연산부로, 계속하여 다른 열의 상기 제1선택기가 배치되어 있지 않는 쪽의 끝에 위치하는 화소연산부로, 계속하여 상기 다른 열의 화소연산부에서 상기 제1선택기가 배치되어 있지 않는 쪽의 끝에 위치하는 화소연산부로부터 상기 제1선택기가 배치되어 있는 쪽의 끝에 위치하는 화소연산부로, 순차 전송되어 누적되는 것을 특징으로 하는 상관도 연산장치.
  15. 제8항에 있어서, 상기 상관도 연산부는, 참조화상 블록의 화소데이터를 각각 유지하고, 상기 탐색영역메모리로부터 출력된 4개의 화소데이터 중 하나를 선택하여 유지하고 있는 화소데이터와의 평가값을 연산하는 (M × N)개의 화소연산부를 구비하고, 각 화소연산부에 의하여 연산된 평가값을 누적함으로써, (M × N)화소의 참조 화상블록과 각 후보블록의 상관도를 구하는 것을 특징으로 하는 상관도 연산장치.
  16. 제 15항에 있어서, 상기 화소연산부는, 각각, 입력된 참조화상블록의 화소데이터를 유지하는 참조화상 격납부와, 상기 탐색영역 메모리로부터 출력된 4개의 화소데이터 중 하나를 선택하는 선택기와, 상기 참조화상 격납부에 유지된 화소데이터와 상기 선택기에 의하여 선택된 화소데이터의 평가값을 연산하는 연산기와, 상기 연산기에 의하여 연산된 평가값과 전단의 화소연산부로부터 출력된 누적된 평가값을 가산하는 가산기와, 상기 가산기의 출력데이터를 일단 격납하고, 다음단의 화소연산부로 출력하는 레지스터를 구비하고 있는 것을 특징으로 하는 상관도 연산장치.
  17. 제 8항에 있어서, 상기 상관도 연산부는, 참조화상블록 각 행의 M개의 화소데이터를 유지하고, 상기 탐색영역 메모리로부터 출력된 화소데이터와 유지한 화소데이터의 평가값을 연산하는 N개의 라인연산부를 구비하고, 상기 연산제어부는, 상기 N개의 라인연산부를 각각 제어하는 N개의 라인제어부를 구비하고 있는 것을 특징으로 하는 상관도 연산장치.
  18. 제 17항에 있어서, 상기 N개의 라인제어부는 캐스케이드 접속되어 있고, 상기 연산제어부에 입력된 연산 제어신호는 상기 N개의 라인제어부를 순차 전송받는 것을 특징으로 하는 상관도 연산장치.
  19. 제 18항에 있어서, 상기 라인연산부는, 각각, 상기 탐색영역 메모리로부터 출력된 4개의 화소데이터 중 다른 하나의 화소데이터를 각각 선택 출력하는 2개의 제 1선택기와, 참조화상블록의 화소데이터를 각각 유지하고 있고, 상기 2개의 제 1선택기에 의하여 선택 출력된 2개의 화소데이터 중 하나를 선택하고, 유지하고 있는 화소데이터의 평가값을 연산하는 M개의 화소연산부를 구비하고, 상기 라인제어부는, 각각 상기 2개의 제 1선택기를 제어하는 제 1제어부와, 상기 M개의 화소연산부를 각각 제어하는 M개의 제 2제어부를 구비하고 있는 것을 특징으로 하는 상관도 연산장치.
  20. 제 19항에 있어서, 각 라인제어부에서 상기 M개의 제 2제어부는 캐스케이드 접속되어 있고, 당해 라인제어부에 입력된 연산제어신호는 상기 M개의 제 2제어부를 순차 전송받고, 입력받고나서 M 클록 사이클 후에 출력되는 것을 특징으로 하는 상관도 연산장치.
  21. (M×N) 화소의 참조화상블록에 대하여 클록매칭법에 의하여 복수의 후보블록과의 상관도를 연산하는 상관도 연산장치는 (M, N은 자연수), 연산대상의 각 후보블록을 포함하는 탐색영역의 화소데이터를 격납하고 있는 탐색영역 메모리와, (M × N) 화소의 참조화상블록의 화소데이터를 유지하고, 이 참조화상블록과 각 후보 블록의 상관도 연산을, 유지한 참조화상블록의 화소데이터 및 상기 탐색영역 메모리로부터 출력된 각 후보블록의 화소데이터를 이용하여 파이프라인 처리에 의하여 실행하는 상관도 연산부와, 입력된 연산제어신호에 따라서 상기 상관도 연산부를 제어하는 연산제어부를 구비하고, 상기 상관도 연산부는 상기 참조화상블록의 화소데이터를 각각 유지하고, 유지한 화소데이터와 상기 탐색영역 메모리로부터 출력된 화소데이터의 평가값을 연산하는 M개의 화소연산부를 각각 가지는 N개의 라인연산부로 구성되며, 상기 연산제어부는 상기 N개의 라인연산부를 각각 제어하는 N개의 라인제어부로 구성되는 것을 특징으로 하는 상관도 연산장치.
  22. 제 21항에 있어서, 상기 N개의 라인제어부는 캐스케이드 접속되어 있고, 상기 연산제어부에 입력된 연산 제어신호는 상기 N개의 라인제어부를 순차 전송받는 것을 특징으로 하는 상관도 연산장치.
  23. 제 22항에 있어서, 상기 라인제어부는, 각각 상기 M개의 화소연산부를 각각 제어하는 M개의 제어부를 구비하고 있는 것을 특징으로 하는 상관도 연산장치.
  24. 제 23항에 있어서, 각 라인제어부에서 상기 M개의 제어부는 캐스케이드 접속되어 있고, 해당 라인 제어부에 입력된 연산제어신호는 상기 M개의 제어부를 순차 전송받고, 입력받고나서 M 클록 사이클 후에 출력되는 것을 특징으로 하는 상관도 연산장치.
  25. 제 1참조화상블록에 대하여 후보블록과의 상관도를 연산하는 제 1상관도 연산장치와, 제 2참조화상블록에 대하여 후보블록과의 상관도를 연산하는 제 2상관도 연산장치와, 상기 제 1상관도 연산장치에 의하여 연산된 상관도와 상기 제 2상관도 연산장치에 의하여 연산된 상관도를 가산하는 상관도 가산기를 구비하고 있는 것을 특징으로 하는 병렬상관도 연산장치.
  26. 제 25항에 있어서, 상기 제 1및 제 2상관도 연산장치는, 각각 (M ×N )화소의 참조화상블록에 대하여, 블록매칭법에 의하여 ( (m ×M )× L)개의 후보블록과의 상관도를 연산하는 상관도 연산장치로서 (다면, M, N, L, m, 은 자연수 L≥ N, m ≥ 2 ), ( (m ×M) ×L) 개의 후보블록을 포함하는 탐색영역의 화소데이터를 격납하는 탐색영역 메모리와, (M ×N) 화소의 참조화상블록의 화소데이터를 유지하고, 참조화상블록과 후보블록의 상관도 연산을, 유지한 참조화상블록의 화소데이터 및 상기 탐색영역 메모리로부터 출력된 각 후보블록의 화소데이터를 이용하여 (M × L)개의 후보블록으로 구성되는 후보블록군마다 파이프라인 처리에 의하여 실행하는 상관도 연산부를 구비하고, 상기 탐색영역 메모리는 하나의 후보블록군에 대한 연산에 필요한 화소데이터와 상기 하나의 후보블록군에 대한 연산으로 계속하여 처리되는 다른 후보블록군에 대한 연산에 필요한 화소데이터를 동일한 클록 사이클에서 상기 상관도 연산부로 출력하는 기능을 가지고, 상기 상관도 연산부는 각 후보블록군에 대한 연산을 연속하여 실행 가능한 것을 특징으로 하는 병렬 상관도 연산장치.
  27. (M × N ) 화소의 참조화상블록에 대하여, 블록매칭법에 의하여 ( (m × M) ×L) 개의 후보블록과의 상관도를 연산하는 상관도 연산방법 ( M, N, L, m, 은 자연수 L≥ N, m ≥ 2 ), ( (m ×M) ×L) 개의 후보블록을( M × L) 개의 후보블록으로 구성되는 m개의 후보블록군으로 나누고, 각 후보블록군에 대하여, 수평방향으로 연속하여 포개어 나열하는 M개의 후보블록에 대하여 참조화상블록과의 블록매칭을 취하는 제 1스텝과, 상기 제 1스텝을 수직방향으로 이동하면서 L회 반복하는 제 2스텝을 실행하는 것을 특징으로 하는 상관도 연산방법.
  28. 제 27항에 있어서, 하나의 후보블록군에 대한 연산에 필요한 화소데이터와 상기 하나의 후보블록군에 대한 연산으로 계속하여 처리되는 다른 후보블록군에 대한 연산에 필요한 화소데이터를 동일한 클록 사이클에서 이용하는 것을 특징으로 하는 상관도 연산방법.
    ※ 참고사항 : 최초출원 내용에 의햐여 공개하는 것임.
KR1019960010636A 1995-04-18 1996-04-09 상관도 연산장치, 병렬상관도 연산장치 및 상관도연산방법 KR100225690B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9209695 1995-04-18
JP95-092,096 1995-04-18

Publications (2)

Publication Number Publication Date
KR960040009A true KR960040009A (ko) 1996-11-25
KR100225690B1 KR100225690B1 (ko) 1999-10-15

Family

ID=14044924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010636A KR100225690B1 (ko) 1995-04-18 1996-04-09 상관도 연산장치, 병렬상관도 연산장치 및 상관도연산방법

Country Status (2)

Country Link
US (1) US5929939A (ko)
KR (1) KR100225690B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505377B1 (ko) * 1996-12-25 2005-11-22 가부시끼가이샤 히다치 세이사꾸쇼 화상프로세서,화상처리장치및화상처리방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2415561A (en) * 2004-06-21 2005-12-28 Clearspeed Technology Ltd Comparing data from sets at same positions
US20070140529A1 (en) * 2005-12-21 2007-06-21 Fujifilm Corporation Method and device for calculating motion vector between two images and program of calculating motion vector between two images

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116352A (ja) * 1989-09-29 1991-05-17 Imajika:Kk ビデオ信号パイプラインバス
JP2868045B2 (ja) * 1991-10-25 1999-03-10 日本電気株式会社 動画像信号符号化装置
JP3041658B2 (ja) * 1992-05-14 2000-05-15 日本電信電話株式会社 高並列動き補償演算器
KR0160618B1 (ko) * 1992-10-27 1999-01-15 윤종용 실시간 움직임 추정장치 및 그 방법
JPH06141304A (ja) * 1992-10-28 1994-05-20 Sony Corp 演算回路
JP3545004B2 (ja) * 1993-01-25 2004-07-21 ソニー株式会社 演算回路
US5485214A (en) * 1993-02-25 1996-01-16 Industrial Technology Research Institute Dual bus dual bank architecture for motion compensation
JP3546437B2 (ja) * 1993-03-31 2004-07-28 ソニー株式会社 適応形ビデオ信号演算処理装置
JP3401823B2 (ja) * 1993-03-31 2003-04-28 ソニー株式会社 画像コーデック用プロセッサ
FR2703802A1 (fr) * 1993-04-07 1994-10-14 Philips Electronique Lab Dispositif d'estimation de mouvement entre des images successives d'une séquence d'images animées subdivisées en blocs bidimensionnels d'éléments d'image.
JPH06303590A (ja) * 1993-04-13 1994-10-28 Matsushita Electric Ind Co Ltd 並列処理画像符号化方法及び復号化方法
US5448310A (en) * 1993-04-27 1995-09-05 Array Microsystems, Inc. Motion estimation coprocessor
KR950014343B1 (ko) * 1993-05-20 1995-11-24 한국방송공사 고화질 티브(hdtv)의 화상데이타 움직임 추정방법 및 그 장치
JP2636674B2 (ja) * 1993-05-25 1997-07-30 日本電気株式会社 動画像の動きベクトル検出装置
JPH07115646A (ja) * 1993-10-20 1995-05-02 Sony Corp 画像処理装置
JP3513214B2 (ja) * 1994-04-19 2004-03-31 ソニー株式会社 動きベクトル検出装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505377B1 (ko) * 1996-12-25 2005-11-22 가부시끼가이샤 히다치 세이사꾸쇼 화상프로세서,화상처리장치및화상처리방법

Also Published As

Publication number Publication date
US5929939A (en) 1999-07-27
KR100225690B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR960702249A (ko) 모션 계산 코프로세서(motion estimation coprocessor)
US9483442B2 (en) Matrix operation apparatus
EP1120747A2 (en) Motion estimator
CN110674927A (zh) 一种用于脉动阵列结构的数据重组方法
CN109144469B (zh) 流水线结构神经网络矩阵运算架构及方法
CN113807509B (zh) 神经网络加速装置、方法和通信设备
KR101222597B1 (ko) 메모리의 판독 및 기록방법, 메모리 제어방법과, 그것을이용한 연산장치
US20040039765A1 (en) Fourier transform apparatus
US3956619A (en) Pipeline walsh-hadamard transformations
CN110688616B (zh) 一种基于乒乓ram的条带阵列的卷积模块及其运算方法
US20140355893A1 (en) Vector processor calculation of local binary patterns
CN110377874B (zh) 卷积运算方法及系统
JPS63167967A (ja) ディジタル信号処理集積回路
EP0380521B1 (en) PARALLEL PIPELINE IMAGE PROCESSOR WITH 2x2 WINDOW ARCHITECTURE
KR960040009A (ko) 상관도 연산장치, 병렬상관도 연산장치 및 상관도 연산방법
US6055556A (en) Apparatus and method for matrix multiplication
EP1076296A2 (en) Data storage for fast fourier transforms
KR100197793B1 (ko) 선형 단축 배열 구조를 이용한 블록정합 움직임 추정장치
JPH08137832A (ja) バタフライ演算回路および同回路を用いた高速フーリエ変換装置
JP2008052504A (ja) 離散フーリエ変換装置および離散フーリエ逆変換装置
CN111145075B (zh) 数据处理系统
JP2002269067A (ja) 行列演算装置
JP2006331186A (ja) Ｆｆｔ演算装置及びｆｆｔ演算方法
US20240126831A1 (en) Depth-wise convolution accelerator using MAC array processor structure
US20080205582A1 (en) Processing element and reconfigurable circuit including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee