Claims (9)
SDH(Synchronous Digital Hierarchy) 상용칩을 사용하며, 외부의 ATM 교환시스템(12)으로 부터 수신된 ATM 셀을 물리 계층을 종단한 후 시스템 버스(24)로 출력하고. 상기 시스템 버스(24)를 통하여 수신한 ATM 셀을 상기 ATM 교환시스템으로 전송하는 UNI(User Network Interface) 정합 수단(23): 서비스별 ATM 셀 발생 시간 간격 데이타를 이용하여 ATM 셀을 발생하여 상기 시스템 버스(24)와 UNI 정합 수단(23)을 통하여 상기 ATM 교환시스템으로 전송한 후에 상기 ATM 교환시스템을 통하여 루우프백된 셀 정보를 검증하는 ATM 셀 발생 및 검증 수단(22); 상기 서비스별 ATM 셀 발생 시간 간격 데이타를 저장하는 저장 수단(13); 및 상기 ATM 셀 발생 및 검증 수단(22)으로 부터 상기 시스템 버스(24)를 통하여 셀 발생 시간 간격 데이타를 읽어와 상기 저장 수단(13)에 저장하고, 이 셀 발생 시간 간격 데이타를 분석하여 셀 폐기율 및 에러율을 운용자에게 출력하는 중앙 처리 장치(CPU) 및 메모리(21)를 포함하는 것을 특징으로 하는 에이티엠(ATM) 교환시스템의 셀 전달계 성능 측정장치.It uses SDH (Synchronous Digital Hierarchy) commercial chip and outputs ATM cell received from external ATM switching system 12 to system bus 24 after terminating the physical layer. UNI (User Network Interface) matching means 23 for transmitting the ATM cell received through the system bus 24 to the ATM switching system: generating an ATM cell using the ATM cell generation time interval data for each service; ATM cell generation and verification means (22) for verifying the looped back cell information via the ATM switching system after transmitting to the ATM switching system via a bus (24) and a UNI matching means (23); Storage means (13) for storing the service-specific ATM cell generation time interval data; And reading the cell generation time interval data from the ATM cell generation and verification means 22 via the system bus 24 and storing it in the storage means 13, analyzing the cell generation time interval data, and then discarding the cell. And a central processing unit (CPU) and a memory (21) for outputting an error rate to an operator.
제1항에 있어서, 상기 중앙 처리 장치 및 메모리(21)에 RS-232C 인터페이스를 통하여 연결되어 운용자가 ATM 셀 전달계 성능 측정 장치(11)를 시험, 운용, 관리할 수 있도록 하는 개인용 컴퓨터(14)를 더 포함하는 것을 특징으로 하는 에이티엠(ATM) 교환시스템의 셀 전달계 성능 측정장치.The personal computer (14) according to claim 1, wherein the personal computer (14) is connected to the central processing unit and the memory (21) via an RS-232C interface to allow an operator to test, operate, and manage an ATM cell delivery system performance measurement device (11). Cell delivery system performance measurement apparatus of the ATM exchange system further comprises.
제1항에 있어서, 상기 중앙 처리 장치 및 메모리(21)에 RS-232C 인터페이스를 통하여 연결되어 운용자가 ATM 셀 전달계 성능 측정 장치(11)를 시험, 운용, 관리할 수 있도록 하는 개인용 컴퓨터(14)를 더 포함하는 것을 특징으로 하는 에이티엠(ATM) 교환시스템의 셀 전달계 성능 측정장치.The personal computer (14) according to claim 1, wherein the personal computer (14) is connected to the central processing unit and the memory (21) via an RS-232C interface to allow an operator to test, operate, and manage an ATM cell delivery system performance measurement device (11). Cell delivery system performance measurement apparatus of the ATM exchange system further comprises.
제1항 내지 제3항중 어느 한 항에 있어서, 상기 UNI 정합 수단(23)은, 물리 계층 처리 회로부와 ATM 계층 처리 회로부와 ATM 계층 처리 회로부를 구비하는 것을 특징으로 하는 에이티엠(ATM) 교환시스템의 셀 전달계 성능 측정장치.The ATM switching system according to any one of claims 1 to 3, wherein the UNI matching means 23 includes a physical layer processing circuit portion, an ATM layer processing circuit portion, and an ATM layer processing circuit portion. Cell delivery system performance measurement device.
제1항 내지 제3항중 어느 한 항에 있어서, 상기 시스템 버스(24)는, 병렬 버스이며, 데이타 버스, 어드레스 버스 및 컨드롤 신호를 구비하는 것을 특징으로 하는 에이티엠(ATM) 교환시스템의 셀 전달계 성능 측정 장치.The cell of any one of claims 1 to 3, wherein the system bus 24 is a parallel bus and includes a data bus, an address bus, and a control signal. Transmission system performance measurement device.
제1항 내지 제3항중 어느 한 항에 있어서, 상기 중앙 처리 장치(CPU) 및 메모리(21)는, 중앙 처리 장치(CPU) 주변 회로, 메모리 회로, 상기 ATM 셀 발생 및 검증 수단(22)과의 데이타 전달을 위한 시스템 버스 인터페이스 회로, 상기 저장 수단(13)과 ATM 셀 성능 측정 장치(11) 사이의 인터페이스를 위한 SCSI 인터페이스 회로 및 상기 ATM 셀 전달계 성능 측정 장치(11)를 시험, 운용, 관리하기 RS-232C 위한 인터페이스 회로를 포함하는 것을 특징으로 하는 에이티엠(ATM) 교환시스템의 셀 전달 계 성능 측정장치.The CPU according to any one of claims 1 to 3, wherein the central processing unit (CPU) and the memory (21) comprise: a central processing unit (CPU) peripheral circuit, a memory circuit, the ATM cell generation and verification means (22); Test, operate, and manage the system bus interface circuit for data transfer of the data, the SCSI interface circuit for the interface between the storage means 13 and the ATM cell performance measuring apparatus 11 and the ATM cell transfer system performance measuring apparatus 11. Cell transmission system performance measurement apparatus of the ATM switching system comprising an interface circuit for RS-232C.
제6항에 있어서. 상기 중앙 처리 장치(CPU) 주변 회로는, 시스템 플럭 발생 장치, 어드레스와 데이타 버스 인터페이스 및 제어 신호 인터페이스를 포함하는 것을 특징으로 하는 에이티엠(ATM) 교환시 스템의 셀 전달계 성능 측정장치.The method of claim 6. And said central processing unit (CPU) peripheral circuitry comprises a system plug generator, an address and data bus interface and a control signal interface.
제1항 내지 제3항중 어느 한 항에 있어서, 상기 ATM 셀 발생 및 검증 수단(22)은, 상기 시스템 버스(24)를 통하여 셀 발생 시간 간격 데이타가 입력되면 서비스별로 저장하는 적어도 하나의 셀 발생 시간 간격 데이타 메모리(31, 32, 33); 셀 발생 간격을 계수하는 적어도 하나의 타이머(31, 32, 33)로부터 셀 발생 시간 간격 데이타를 읽어 상기 해당 타이머(34, 35, 36)를 초기화시킨 후에 타임 아웃되면 셀 송신 시점을 통보하는 적어도 하나의 셀 발생 및 검증 제어 회로(37, 38, 39); 상기 셀 발생 및 검증 제어 회로(37, 38, 39)로부터 셀 송신시점을 통보받아 상기 시스템 버스(24)를 통하여 상기 UNI 정합 수단(23)으로 셀을 전달하는 적어도 하나의 셀 송신 데이타 회로(40, 41, 42); 및 상기 UNI 정합 수단(23)의 ATM 계층에서 추출된 상기 ATM 교환시스템(12)으로 부터 수신된 ATM 셀을 상기 시스템 버스(24)를 통하여 입력받아 상기 셀 발생 및 검증 제어 회로(37, 38, 39)로 전송하는 적어도 하나의 셀 수신 데이타 회로(43, 44, 45)를 포함하는 것을 특징으로 하는 에이티엠(ATM) 교환시스템의 셀 전달계 성능 측정장치.The method according to any one of claims 1 to 3, wherein the ATM cell generation and verification means 22 generates at least one cell to be stored for each service when cell generation time interval data is input through the system bus 24. Time interval data memories 31, 32, and 33; At least one of reading the cell generation time interval data from at least one timer (31, 32, 33) for counting the cell generation interval and initializing the corresponding timer (34, 35, 36) and informing the cell transmission time point if timeout occurs. Cell generation and verification control circuits 37, 38, and 39; At least one cell transmission data circuit 40 which is informed of the cell transmission time from the cell generation and verification control circuits 37, 38, 39 and transfers the cell to the UNI matching means 23 via the system bus 24. , 41, 42); And receiving the ATM cell received from the ATM switching system 12 extracted from the ATM layer of the UNI matching means 23 through the system bus 24, and generating and verifying the control circuits 37, 38, 39. A cell delivery system performance measuring apparatus of an ATM switching system, characterized in that it comprises at least one cell receiving data circuit (43, 44, 45) for transmitting to.
제8항에 있어서, 상기 셀 송신 데이타 회로(40. 41, 42)로 부터 상기 UNI 정합 수단(23)로 전달 되는 셀의 데이타 부분은, 셀 에러율을 측정하기 위하여 AAL(ATM Adaptation Layer) 계층에서 사용되는 CRC(Cyclic Redundancy Check) 기능을 적용하고, 셀 지연 시간 측정하기 위하여 상기 타이머(34, 35, 36)값을 셀 데이타 부분에 첨가하여 구성하는 것을 특징으로 하는 에이티엠(ATM) 교환시스템의 셀 전달계 성능 측정장치.The data portion of the cell transmitted from the cell transmission data circuits (40. 41, 42) to the UNI matching means (23) is used in an ATM Adaptation Layer (AAL) layer to measure a cell error rate. The cyclic redundancy check (CRC) function is used, and the timer 34, 35, 36 is added to the cell data portion to measure the cell delay time. Cell delivery system performance measurement device.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.