KR960035655A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR960035655A
KR960035655A KR1019960008817A KR19960008817A KR960035655A KR 960035655 A KR960035655 A KR 960035655A KR 1019960008817 A KR1019960008817 A KR 1019960008817A KR 19960008817 A KR19960008817 A KR 19960008817A KR 960035655 A KR960035655 A KR 960035655A
Authority
KR
South Korea
Prior art keywords
write voltage
memory cell
memory device
semiconductor memory
upper limit
Prior art date
Application number
KR1019960008817A
Other languages
English (en)
Other versions
KR100191452B1 (ko
Inventor
도시오 야마무라
히로또 나까이
도모하루 다나까
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Publication of KR960035655A publication Critical patent/KR960035655A/ko
Application granted granted Critical
Publication of KR100191452B1 publication Critical patent/KR100191452B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Read Only Memory (AREA)
  • Selective Calling Equipment (AREA)

Abstract

본 발명은, 메모리 셀 어레이 중의 메모리 셀에 공급하기 위한 기록 전압을 승압하는 전압 레벨 및 기록 시간을, 기록 효율 및 임계치 분포를 고려하여 최적화 한다. 승압 회로는 메모리 셀에 공급하기 위한 기록 전압을 승압한다. 카운터는 타이머의 신호에 따라 카운트한다. 타이머는 메모리 셀로의 기록 전압의 공급 시간을 제어하기 위해, 카운터에 의한 소정 횟수의 카운트 중 첫회부터 임의 횟수까지는 일정 시간 간격으로 카운트시키고, 상기 임의 회수 이후의 횟수는 단계적으로 증가하는 시간 간격으로 카운트시킨 기록전압 제어 회로는, 기록 전압이 미리 정해진 상한에 도달할 때까지의 승압 회로에 의한 승압 레벨을, 카운터에서의 상기 임의 횟수에 따라 단계적으로 나누고 또한 기록 전압이 미리 정해진 상한에 도달하면 그 기록 전압을 유지한다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 관한 반도체 메모리 장치의 주요부에 대한 구성을 도시한 회로 불럭도, 제2도는 제1도의 회로 동작을 나타내는 파형도, 제3도는 제1도의 회로에 관한 기록 동작의 제어를 나타내는 흐름도, 제5도는 본 발명의 제2 실시예에 관한 반도체 메모리 장치의 구성을 도시한 블럭도.

Claims (15)

  1. 반도체 메모리 장치에 있어서, 복수의 불휘발성 메모리 셀을 포함하는 메모리 셀 어레이(18)와, 상기 메모리 셀에 공급하기 위한 기록 전압을 승압하는 승압 회로(15)와, 카운터[12, (12a, 12b)]와, 상기 메모리 셀로의 상기 기록 전압의 공급 시간을 제어하기 위해 상기 카운터에 의한 소정 회수의 카운트중 첫회부터 임의 횟수까지는 일정 시간 간격으로 카운트시키고 상기 임의 횟수 이후의 횟수는 단계적으로 증가하는 시간 간격으로 카운트시키는 신호를 출력하는 타이머(13)와, 상기 기록 전압이 미리 정해진 상한에 도달할 때까지의 상기 승압 회로에 의한 승압 레벨을 상기 임의 횟수에 따라 단게적으로 나누고 또한 상기 기록 전압이 미리 정해진 상한에 도달하며 그 기록 전압을 유지하는 기록 전압 제어 회로(14)를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 셀은 전하 축적층을 갖는 MOS형의 불휘발성의 메모리 셀 트랜지스터임, 상기 전하 축적층 상에 배치되는 제어 게이트는 상기 메모리 셀 어레이 중의 워드선에 상당하고, 상기 불휘발성의 메모리 셀 트랜지스터는, 기록시에는 상기 메모리 셀 트랜지스터의 드레인과 상기 제어게이트에 인가되는 전위차의 절대치에 따라 그 절대치가 클수록 임계 전압이 크게 변동하고, 그 임계 전압에 대응한 데이타를 기억하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 기록 전압은 상기 메모리 셀의 상기 제어 게이트에 공급되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 타이머의 출력 신호에서의 단계적으로 증가하는 시간 간격은 각각, 상기 기록 전압이 미리 정해진 상한에 도달하기 전에 있어서의 상기 기록 전압이 단계적으로 나누어진 것 중 1회의 상승분에 따른 상기 메모리 셀의 임계 전압 상승분이 얻어지도록 설정하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서, 상기 기록 전압이 미리 정해진 상한에 도달할 때까지의 상기 승압 회로에 의한 승압 레벨을, 상기 임의 회수에 따라 단계적으로 나누기 위한 프로그램 수단(19, 20, 21)을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 반도체 메모리 장치에 있어서, 복수의 불휘발성 메모리 셀을 포함하는 메모리 셀 어레이(18)와, 상기 메모리 셀에 공급하기 위한 기록 전압을 승압하는 승압 회로(15)와, 기록 동작의 소정 횟수를 카운트하는 제1 카운터(12a)와, 상기 소정 횟수 중 임의 휫수 이후를 카운트하는 제2카운터(12b)와, 상기 메모리 셀로의 상기 기록 전압의 공급 시간을 제어하기 위해 상기 제1 카운터에 의한 소정 회숫의 카은트중 첫회부터 상기 임의 횟수까지는 일정 시간 간격으로 카운트 시키고 상기 임의 횟수 이후의 횟수는 단계적으로 증가하는 시간 간격으로 카운트시키는 신호를 출력하는 타이머(13)와, 상기 기록 전압이 미리 정해진 상한에 도달할 때까지의 상기 승압 회로에 의한 승압 레벨을 상기 임의 횟수에 따라 단적으로 나누며, 또한 상기 기록 전압이 미리 정해진 상한에 도달하면 그 기록 전압을 유지하는 기록 전압 제어회로(14)와, 상기 기록 전압이 미리 정해진 상한에 도달할 때까지의 상기 승압 회로에 의한 승압 레벨을, 상기 임의 횟수에 따라 단계적으로 나누기 위한 프로그램 시스템(19, 20,21)을 포함하며, 상기 프로그램 시스템은 상기 첫회의 승압 레벨을 가변으로 하기 위해 설치되는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제6항에 있어서, 상기 프로그램 시스템은, 상기 기록 전압제어 회로에 상기 승압 레벨을 설정하기 위한 선택 신호를 출력하는 기록 전압 선택 회로(21)와, 상기 선택 회로의 선택 신호를 지정하는 디코더(20)와, 상기 디코더에 프로그램 신호를 제공하는 퓨즈 회로(19)를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제6항에 있어서, 상기 프로그램에 의해 상기 기록 전압이 미리 정해진 상단에 도달할 때까지 상기 승압 레벨을 단계적으로 나눌 수 있는 상기 임의 횟수가 변하는 것을 특짖으로 하는 반도체 메모리 장치.
  9. 제6항에 있어서, 상기 타이머 출력 신호에서의 단계적으로 증가하는 시간 간격은 각각, 상기 기록 전압이 미리 정해진 상한에 도달하기 전에 있어서의 상기 기록 전압이 단계적으로 나누어진 것중 첫회의 상승분에 따른 상기 메모리 셀의 임계 전압 상승분의 얻어지도록 설정하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제6항에 있어서, 상기 메모리 셀은 전하 축적층을 갖는 MOS형의 불휘발성의 메모리 셀 트랜지스터이며, 상기 축적층 상에 배치괴는 제어 게이트는 상기 메모리 셀 어레이중의 워드선에 상당하고, 상기 불휘발성의 메모리 셀 트랜지스터는, 기록시에는 상기 메모리 셀 트랜지스터의 드레인과 상기 제어게이트에 인가되는 전위차의 절대치에 따라 그 절대치가 클수록 임계 전압이 크게 변동하고, 그 임계 전압에 대응한 데이터를 기억하는 것을 특징을 하는 반도체 메모리 장치.
  11. 제9항에 있어서, 상기 기록 전압은 상기 메모리 셀의 상기 제어 게이트에 공급되는 것을 특징으로 하는 반도체 메모리 장치.
  12. 반도체 메모리 장치에 있어서, 복수의 불휘발성 메모리 셀을 포함하는 메모리 셀 어레이(18)와, 상기 메모리 셀을 선택하기 위한 디코더(17)와, 상기 메모리 셀에 공급하기 위한 기록 전압을 승압하는 승압 회로(15)와, 카운터[12, (12a, 12b)]와, 상기 메모리 셀로의 상기 기록 전압의 공급 시간을 제어하기 위해 상기 카운터에 의한 소정 횟수의 카운트 중 첫회부터 임의 횟수까지는 일정 시간 간격으로 카운트시키고 상기 임의 횟수 이후의 횟수는 단계적으로 증가하는 시간 간격으로 카운트시키는 신호를 출력하는 타이머(13)와, 상기 기록 전압이 미리 정해진 상한에 도달할 때까지의 상기 승압 회로에 의한 승압 레벨을 상기 임의 횟수에 따라 단계적으로 나누고 또한 상기 기록 전압이 미리 정해진 상한에 도달하면 그 기록 전압을 유지하는 기록 전압 제어 회로(14)를 포함하며, 상기 카운터의 카운트마다, 상기 메모리 셀 어레이 중 선택한 메모리 셀에 정확한 데이타가 기록되어 있는지 아닌지를 판단하는 상기 검증이 행해지며, 정확한 데이타가 기록될 때까지 상기 선택한 메모리 셀에 대해 상기 타이머의 제어에 따라 기록 동작을 행하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제12항에 있어서, 상기 타이머의 출력 신호에서의 단계적으로 증가는 시간 간격은 각각, 상기 기록 전압이 미리 정해진 상한에 도달하기 전에 있어서의 상기 기록 전압이 단계적으로 나누어진 것중 임의의 1회의 상승분에 따른 상기 메모리 셀의 임계 전압 상승분이 얻어지도록 설정하는것을 특징으로 하는 반도체 메모리 장치.
  14. 제12항에 있어서, 상기 기록 전압이 미리 정해진 상한에 도달할 때까지의 상기 승압 회로에 의한 승압 레벨을, 상기 임의 횟수에 따라 단계적으로 나누기 위한 프로그램 수단(19, 20, 21)을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제14항에 있어서, 상기 프로그램 시스템은, 상기 기록 전압 제어 회로에 상기 승압 레벨을 설정하기 위한 선택 신호를 출력하는 기록 전압 선택 회로(21)와, 상기 기록 전압 선택 회로의 선택 신호를 지정하는 디코더(20)와, 상기 디코더에 프로그램 신호를 제공하는 퓨즈 회로(19)를 포함하며, 상기 프로그램 수단에 의해 상기 기록 전압이 미리 정해진 상한에 도달할 때까지 상기 승압 레벨을 단계적으로 나눌수 있는 상기 임의 횟수가 변하는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960008817A 1995-03-29 1996-03-28 반도체 메모리 장치 KR100191452B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7071267A JPH08275260A (ja) 1995-03-29 1995-03-29 状態監視制御システム
JP95-071267 1995-03-29

Publications (2)

Publication Number Publication Date
KR960035655A true KR960035655A (ko) 1996-10-24
KR100191452B1 KR100191452B1 (ko) 1999-06-15

Family

ID=13455785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008817A KR100191452B1 (ko) 1995-03-29 1996-03-28 반도체 메모리 장치

Country Status (2)

Country Link
JP (1) JPH08275260A (ko)
KR (1) KR100191452B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465064B1 (ko) * 2002-05-17 2005-01-06 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 워드라인 전압 발생회로
KR100612422B1 (ko) * 2005-01-18 2006-08-16 삼성전자주식회사 다중 배속 동작 모드를 갖는 반도체 메모리 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4313336B2 (ja) 2005-06-03 2009-08-12 株式会社日立製作所 監視システムおよび監視方法
JP2007005905A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 監視対象端末装置及び監視プログラム及び監視システム及び監視方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465064B1 (ko) * 2002-05-17 2005-01-06 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 워드라인 전압 발생회로
KR100612422B1 (ko) * 2005-01-18 2006-08-16 삼성전자주식회사 다중 배속 동작 모드를 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
JPH08275260A (ja) 1996-10-18
KR100191452B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US11398265B2 (en) Apparatuses and methods for analog row access tracking
EP1729302B1 (en) A circuit for retrieving data stored in semiconductor memory cells
KR100370909B1 (ko) 1칩 마이크로 컴퓨터와 그 데이타 리프레시 방법
KR100186662B1 (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
EP0713164A1 (en) A reference circuit
US20080137460A1 (en) Temperature compensation of memory signals using digital signals
KR970051333A (ko) 다수상태 불휘발성 반도체 메모리 장치
KR950001775A (ko) 불휘발성 반도체 메모리장치
KR960002363A (ko) 아날로그 양의 기억 방법 및 독출 방법 및 반도체 기억 장치
US7272045B2 (en) Method for programming and erasing an NROM cell
US20030090947A1 (en) Nonvolatile memory
KR20060066958A (ko) 프로그램 시간을 줄일 수 있는 플래시 메모리 장치
KR970051349A (ko) 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법
US6222775B1 (en) Flash compatible EEPROM
JP2018133118A (ja) 半導体装置
KR100928735B1 (ko) 메모리 디바이스에서 소프트 프로그램 검증을 위한 방법및 장치
KR100688494B1 (ko) 플래시 메모리 장치
DE69630228D1 (de) Flash-speichersystem mit reduzierten störungen und verfahren dazu
JP5468224B2 (ja) フラッシュメモリ装置及びそのプログラム方法
KR960035655A (ko) 반도체 메모리 장치
TW495756B (en) Charge sharing to help boost the wordlines during APDE verify
JP2003091997A (ja) 不揮発性半導体記憶装置
US6829169B2 (en) Electrically erasable and programmable memory comprising an internal supply voltage management device
US20040125663A1 (en) Low voltage sense amplifier for operation under a reduced bit line bias voltage
US7633815B2 (en) Flexible word line boosting across VCC supply

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee