KR960032920A - 평형 위상 분할 회로 - Google Patents

평형 위상 분할 회로 Download PDF

Info

Publication number
KR960032920A
KR960032920A KR1019960003115A KR19960003115A KR960032920A KR 960032920 A KR960032920 A KR 960032920A KR 1019960003115 A KR1019960003115 A KR 1019960003115A KR 19960003115 A KR19960003115 A KR 19960003115A KR 960032920 A KR960032920 A KR 960032920A
Authority
KR
South Korea
Prior art keywords
balanced
input
terminal
coupled
phase shifting
Prior art date
Application number
KR1019960003115A
Other languages
English (en)
Other versions
KR100373939B1 (ko
Inventor
바누 미하이
왕 홍모
Original Assignee
엠. 제이. 우바노
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠. 제이. 우바노, 에이 티 앤드 티 코포레이션 filed Critical 엠. 제이. 우바노
Publication of KR960032920A publication Critical patent/KR960032920A/ko
Application granted granted Critical
Publication of KR100373939B1 publication Critical patent/KR100373939B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output

Landscapes

  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

평형화된 입력 세트(예를 들어, 102, 105) 및 위상 분할회로(예를 들어 106 또는 108)를 구비하는 집적 회로가 서술되어 있다. 위상 분할 회로는 평형화된 입력 세트에 결합되는 제1입력 단자 및 평형화된 입력 세트에 결합되는 제2입력 단자를 갖는다. 위상 분할 회로는 평형화된 위상 시프팅 네트워크(예를 들어, 202 또는 228), 제1출력 단자세트(예를 들어, 112) 및 제2출력 단지 세트(예를 들어, 118)를 더 구비한다. 평형화된 위상 시프팅 네트워크(예를 들어, 202 또는 208)는 제1입력 단지 및 제2입력 단자에 결합된다. 제1출력 단자 세트(예를 들어, 112)는 평형화된 입력 세트에서의 입력 전압에 응답하여 평형화된 위상 시프팅 네트워크의 저항부분 양단에 제1전압을 표시하는 전압을 제공하다. 제2출력 단지 세트(예를 들어, 118)는 평형화된 입력 세트에서의 입력전압에 응답하여 평형화된 위상 시프팅 네트워크의 반응 부분 양단에 제2전압을 표시하는 전압을 제공한다.

Description

평형 위상 분할 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 수행하는데 사용되는 회로를 도시한 도면,
제2도는 제1도의 회로를 더욱 상세하게 도시한 도면.

Claims (19)

  1. 평형화된 입력 세트(예를 들어, 102, 104), 위상 분할회로(예를 들어 106 또는 108)의 제1입력 단자 및 제2입력 단자및 평형화된 입력 세트에 결합되는 상기 위상 분할 회로(106 또는 108)를 구비하는 집적 회로에 있어서, 상기 위상 분할 회로는 : (1) 상기 제1입력 단자 및 상기 제2입력 단 자에 결합되는 평형화된 위상 시프팅 네트워크(예를 들어, 202 또는 228)와, (2) 상기 평형화된 입력 세트에서 입력 전압에 응답하여 상기 평형화된 위상 시프팅 네트워크의 저항부분 양단에 제1전압을 제공하는 제1출력 단자 세트 및 (3) 상기 평형화된 입력 세트의 입력 전압에 응답하여 상기 평형화된 위상 시프팅 네트워크의 반응부분 양단에 제2전압을 제공하는 제2출력 단자 세트를 구비하는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 위상 분할 회로의 상기 평형화된 위상 시프팅 네트워크는; (a) 상기 제1입력 단자에 결합되는 제1단자 및 제2단자를 갖는 제1저항소자(예를 들어 206 또는 208)와, (b) 상기 제2입력 단자에 결합되는 제3단자 및 제4단자를 갖는 제2저항 소자(예를 들어 218 또는 220) 및, (c) 상기 제2단자 및 상기 제4단자 각각에 결합되는 반을 소자의 제5 및 제6단자를 갖는 상기 반응 소자를 더 구비하는 것을 특징으로 하는 집적 회로.
  3. 제2항에 있어서, 상기 반응 소자는 직렬로 결합되는 제1캐페시터(예를 들어 210) 및 제2캐페시터(예를 들어 222)인 것을 특징으로 하는 집적 회로.
  4. 제2항에 있어서, 상기 제1저항 소자는 제1가변 저항 소자(예를 들어 206) 및 상기 제2저항 소자는 제2가변 저항 소자(예를 들어 218)인 것을 특징으로 하는 집적 회로.
  5. 제4항에 있어서, 상기 제1가변 저항 소자는 제1전계 효과 트랜지스터를 구비하고 상기 제2가변 저항 소자는 제2전계 효과 트랜지스터를 구비하는 것을 특징으로 하는 집적 회로.
  6. 제1항에 있어서, 상기 위상 분할 회로의 상기 평형화된 위상 시프팅 네트워크는 : (a) 상기 제1입력 단자에 결합되는 제1단자 및 제2단자를 갖는 제1반응 소자(예를 들어,236)와, (b) 상기 제2입력 단자에 결합되는 제3단자 및 제4단자를 갖는 제2반응 소자(예를 들어,248) 및 (c) 상기 제2단자 및 제4단자 각각에 결합되는 상기 반응 소자의 제5 및 제6단자를 갖는 저항소자(예를 들어, 234,246,232 또는 244)를 더 구비하는 것을 특징으로 하는 집적 회로.
  7. 제6항에 있어서, 상기 저항 소자는 가변 저항 소자(예를 들어, 232 또는 244)를 구비하는 것을 특징으로 하는 집적 회로.
  8. 제6항에 있어서, 상기 가변 저항 소자는 전계 효과 트랜지스터를 구비하는 것을 특징으로 하는 집적 회로.
  9. 제6항에 있어서, 상기 제1반응 소자 (예를 들어,236)는 캐페시터를 구비하고 상기 제2반응 소자 (예를 들어,248)는 캐페시터를 구비하는 것을 특징으로 하는 집적 회로.
  10. 평형화된 입력 세트(예를 들어, 102,104), 제1 및 제2위상 분할 회로를 구비하는 집적 회로에 있어서, 상기 제1위상 분할 회로(예를 들어, 106)는 : (1) 제1평형화된 위상 시프팅 네트워크(예를 들어,202)와, (2) 상기 평형화된 입력세트(예를 들어, 102,104)에 결합되는 제1입력 단자 및 제2입력 단자 및, (3) 상기 평형화된 입력 세트에서의 입력 전압에 응답하여 상기 제1평형화된 위상 시프팅 테트워크(예를 들어, 202)의 반응 부분 양단에 제1전압을 제공하는 제1출력 단자세트(예를 들어, 112)를 구비하고, 상기 제2위상 분할 회로(예를 들어, 108)는 : (1) 제2평형화된 위상 시프팅 네트워크(예를 들어, 228)와, (2) 상기 평형화된 입력 세트(예를 들어, 102,104)에 결합되는 제3입력 단자 및 제4입력 단자 및, (3) 상기 평형화된 입력 세트에서의 상기 입력 전압에 응답하여 상기 제2평형화된 위상 시프팅 네트워크(예를 들어,228)의 저항부분 양단에 제2전압을 제공하는 제2출력단자 세트(예를 들어, 118)를 구비하는 것을 특징으로 하는 집적 회로.
  11. 제10항에 있어서, 상기 제1평형화된 위상 시프팅 네트워크의 반응부분은 캐페시터(예를 들어, 210 또는 222)인 것을 특징으로 하는 집적 회로.
  12. 제10항에 있어서, 상기 제2평형화된 위상 시프팅 네트워크의 저항부분은 가변 저항소자(예를 들어, 232 또는 244)인 것을 특징으로 하는 집적 회로.
  13. 제12항에 있어서, 상기 가변 저항 소자는 전계 효과 트랜지스터인 것을 특징으로 하는 집적 회로.
  14. 제12항에 있어서, 상기 가변 저항 소자는 제어 단자(예를 들어, Vc)에 의해 특징지어지고 상기 집적 회로는 상기 가변 저항 소자의 상기 제1출력 단자 세트(예를 들어, 112), 제2출력 단자 세트(예를 들어, 118) 및 제어 단자(예를 들어, Vc)에 결합되는 피드백 제어 회로(예를 들어, 10)를 구비하는 것을 특징으로 하는 집적 회로.
  15. 제14항에 있어서, 상기 제1평형화된 위상 시프팅 네트워크(예를 들어, 202)는 제2제어 단자를 갖는 제2가변 저항 소자(예를 들어, 244 또는 232)를 구비하는데, 상기 피드백 회로(예를 들어, 110)는 : (a) 제2출력을 제공하며, 상기 제1위상 분할 회로(예를 들어, 106)의 상기 제1출력 단자 세트(예를 들어, 112)에 결합되는 제1증폭기(예를 들어, 256)와, (b) 제3출력을 제공하며, 상기 제2위상 분할 회로(예를 들어, 108)의 상기 제2출력 단자세트(예를 들어, 118)에 결합되는 제2증폭기(예를 들어, 258)와, (c) 상기 제1증폭기(예를 들어, 256)에 결합되는 제1피크 검출기(예를 들어, 262)와, (d) 상기 제2증폭기(예를 들어, 258)에 결합되는 제2피크 검출기(예를 들어, 264) 및, (e) 상기 제1피크 검출기(예를 들면, 258) 및 상기 제2피크 검출기(예를 들어, 264)에 결합되는 제3증폭기(예를 들어, 260)로서, 상기 제3증폭기(예를 들어, 260)의 제1출력(예를 들어, 260)은 상기 제어 단자 및 제2제어 단자에 결합되는 상기 제3증폭기를 구비하는 것을 특징으로 하는 집적 회로.
  16. 신호 처리하고 집적 회로를 구비하는 회로 수단 및 하우징을 구비하는 통신 장치에 있어서, 상기 집적 회로는 : (1) 평형화된 입력 세트(예를 들어, 102,104) 및, (2) 위상 분할 회로의 제1입력 단자 및 제2입력 단자에서의 상기 평형화된 입력 세트(예를 들어, 102,104)에 결합되는 상기 위상 분할 회로 (예를 들어, 106또는108)를 구비하며, 상기 위상 분할 회로는 : (ⅰ) 상기 제1입력 단자 및 상기 제2입력 단자에 결합되는 평형화된 위상 시프팅 네트워크(예를 들어, 202또는 228)와, (ⅱ) 상기 평형화된 입력 세트에서의 입력 전압에 응답하여 상기 평형화된 위상 시프팅 네트워크의 저항부분 양단에 제1전압을 제공하는 제1출력 단자세트(예를 들어, 112) 및, (ⅲ) 상기 평형화된 입력 세트에서의 입력 전압에 응답하여 상기 평형화된 위싱 시프팅 네트워크의 저하부분 양단에 제2전압을 제공하는 제2출력 단자세트(예를 들면, 118)를 구비하는 것을 특징으로 하는 통신 장치.
  17. 제16항에 있어서, 상기 통신 장치는 셀룰러 전화인 것을 특징으로 하는 통신장치.
  18. 신호를 처리하고 집적 회로를 구비하는 회로 수단 및 하우징을 구비하는 통신 장치에 있어서, 상기 집적회로는 : (1) 평형화된 입력 세트(예를 들어, 102,104)와, (2) 제1위상 분할 회로 및 (3) 제2위상 분할 회로를 구비하는데, 상기 제1위상 분할 회로는 : (ⅰ) 제1평형화된 위상 시프팅 네트워크(예를 들어, 202)와, (ⅱ) 상기 평형화된 입력 세트에 결합되는 제1입력 단자 및 제2입력 단자 및 (ⅲ) 상기 평형화된 입력 세트에서의 입력 전압에 응답하여 상기 제1평형화된 위상 시프팅 네트워크의 반응 부분 양단에 제1전압을 제공하는 제1출력 단자세트(예를 들어, 112)를 구비하며, 상기 제2위상 분할 회로는 : (ⅰ) 제2평형화된 위상 시프팅 네트워크(예를 들어, 228)와, (ⅱ) 상기 평형화된 입력 세트에 결합되는 제3입력 단지 및 제4입력 단지 및 (ⅲ) 상기 평형화된 입력 세트에서의 입력 전압에 응답하여 상기 제2평형화된 위상 시프팅 네트워크의 저항부분 양단에 제2전압을제공하는 제2출력 단자 세트(예를 들어, 118)를 구비하는 것을 특징으로 하는 통신 장치.
  19. 제18항에 있어서, 상기 통신 장치는 셀룰러 전화인 것을 특징으로 하는 통신 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960003115A 1995-02-10 1996-02-09 균형잡힌위상분할회로 KR100373939B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US386578 1995-02-10
US08/386,578 US5608796A (en) 1995-02-10 1995-02-10 Balanced phase splitting circuit
US386,578 1995-02-10

Publications (2)

Publication Number Publication Date
KR960032920A true KR960032920A (ko) 1996-09-17
KR100373939B1 KR100373939B1 (ko) 2003-05-17

Family

ID=23526183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960003115A KR100373939B1 (ko) 1995-02-10 1996-02-09 균형잡힌위상분할회로

Country Status (5)

Country Link
US (1) US5608796A (ko)
EP (1) EP0726650B1 (ko)
JP (1) JPH08307209A (ko)
KR (1) KR100373939B1 (ko)
DE (1) DE69609998T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000013168A (ja) * 1998-06-22 2000-01-14 Nec Corp ９０度移相回路
US6204709B1 (en) * 1999-09-30 2001-03-20 Nortel Networks Limited Unlimited phase tracking delay locked loop
US6313680B1 (en) 2000-01-28 2001-11-06 Agere Systems Guardian Corp. Phase splitter
US6388543B1 (en) 2000-09-18 2002-05-14 Conexant Systems, Inc. System for eight-phase 45° polyphase filter with amplitude matching
US7068987B2 (en) 2000-10-02 2006-06-27 Conexant, Inc. Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture
US6891440B2 (en) * 2000-10-02 2005-05-10 A. Michael Straub Quadrature oscillator with phase error correction
US7095801B1 (en) * 2001-03-30 2006-08-22 Skyworks Solutions, Inc. Phase adjustable polyphase filters
US6424190B1 (en) * 2001-09-13 2002-07-23 Broadcom Corporation Apparatus and method for delay matching of full and divided clock signals
US6636116B2 (en) * 2001-10-05 2003-10-21 Texas Instruments Incorporated Fully differential current feedback amplifier
JP3852447B2 (ja) * 2003-06-03 2006-11-29 セイコーエプソン株式会社 出力回路及びそれを内蔵する半導体集積回路
US7123103B1 (en) * 2005-03-31 2006-10-17 Conexant Systems, Inc. Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
WO2008052008A2 (en) 2006-10-23 2008-05-02 Teetzel Andrew M Automatic rc/cr quadrature network
DE102006054597B4 (de) * 2006-11-20 2012-03-01 Physik Instrumente (Pi) Gmbh & Co. Kg Steuervorrichtung eines Ultraschallmotors
WO2014086385A1 (en) * 2012-12-03 2014-06-12 Telefonaktiebolaget Lm Ericsson (Publ) An i/q network

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944874A (en) * 1968-08-28 1976-03-16 Owens-Illinois, Inc. Solid state multiphase high voltage generator
GB1265157A (ko) * 1968-09-27 1972-03-01
JPS5873206A (ja) * 1981-10-27 1983-05-02 Radio Res Lab マルチビ−ム形成回路
US4509019A (en) * 1983-01-27 1985-04-02 At&T Bell Laboratories Tunable active filter
US4700153A (en) * 1986-01-13 1987-10-13 Harris Corporation Phase-compensated FET attenuator
US4737739A (en) * 1986-10-02 1988-04-12 Harris Corporation Monolithic FET bridge attenuator
US4857777A (en) * 1987-03-16 1989-08-15 General Electric Company Monolithic microwave phase shifting network
US4795922A (en) * 1987-04-09 1989-01-03 Harris Corp. Amplitude and phase discriminator using all-pass networks
US4896374A (en) * 1988-12-09 1990-01-23 Siemens Aktiengesellschaft Broadband monolithic balanced mixer apparatus
US5039891A (en) * 1989-12-20 1991-08-13 Hughes Aircraft Company Planar broadband FET balun
US5317288A (en) * 1992-12-15 1994-05-31 Space Systems/Loral, Inc. Continuously variable electronically controlled phase shift circuit
SE502599C2 (sv) * 1993-09-09 1995-11-20 Ericsson Ge Mobile Communicat Sätt och anordning vid en homodynmottagare för att minimera läckage av störsignaler
US5438301A (en) * 1994-07-25 1995-08-01 At&T Corp. Modem having a phase corrector and a voltage controlled oscillator implemented using a multi-stage ring oscillator

Also Published As

Publication number Publication date
EP0726650B1 (en) 2000-08-30
KR100373939B1 (ko) 2003-05-17
DE69609998T2 (de) 2001-01-11
US5608796A (en) 1997-03-04
JPH08307209A (ja) 1996-11-22
DE69609998D1 (de) 2000-10-05
EP0726650A1 (en) 1996-08-14

Similar Documents

Publication Publication Date Title
KR960032920A (ko) 평형 위상 분할 회로
KR920017405A (ko) 통신 스위칭 시스템
KR910016139A (ko) 액티브필터
KR950022046A (ko) 가변 이득 전압 신호 증폭기 및 그 이용 방법
US4288707A (en) Electrically variable impedance circuit
US4168528A (en) Voltage to current conversion circuit
KR960706223A (ko) 트랜스콘덕턴스 증폭기, 가변 이득 스테이지 및 자동 이득 제어 회로(Trans-conductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage)
KR950022043A (ko) 이상증폭기 및 이를 이용한 재결합 회로
GB2208340B (en) Electrical circuits
KR890017998A (ko) 스테레오 확대 회로 선택 스위치
US5666087A (en) Active resistor for stability compensation
CA2231789A1 (en) Amplifier circuit with a programmable configuration
GB2149604A (en) Differential amplifier
EP0247118A1 (en) INTERFACE CIRCUIT.
KR910019320A (ko) 3-단자 연산 증폭기
US4607243A (en) Complex capacitive impedance with a voltage follower circuit
KR910010930A (ko) 광수신 회로
KR970055711A (ko) 확산 스펙트럼 통신에 있어서 부드러운 핸드오프를 위한 장치
KR100195320B1 (ko) 지연회로
KR930003543A (ko) 전류 거울 회로
US4074215A (en) Stable gyrator network for simularity inductance
KR100458143B1 (ko) 필터및발진기용의상보형트랜스컨덕터를포함하는전자회로
KR970018999A (ko) 차동 증폭기를 구비한 회로 장치(Circuit arrangement comprising a differential amplifier)
US20030160647A1 (en) Trimming Impedance Between Two Nodes Connected To A Non-Fixed Voltage Level
US4031331A (en) Telephone speech network

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee