KR960026171A - 텅스텐 플러그 형성 방법 - Google Patents

텅스텐 플러그 형성 방법 Download PDF

Info

Publication number
KR960026171A
KR960026171A KR1019940035698A KR19940035698A KR960026171A KR 960026171 A KR960026171 A KR 960026171A KR 1019940035698 A KR1019940035698 A KR 1019940035698A KR 19940035698 A KR19940035698 A KR 19940035698A KR 960026171 A KR960026171 A KR 960026171A
Authority
KR
South Korea
Prior art keywords
film
nitride film
titanium
semiconductor device
diffusion region
Prior art date
Application number
KR1019940035698A
Other languages
English (en)
Other versions
KR100290769B1 (ko
Inventor
박상훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940035698A priority Critical patent/KR100290769B1/ko
Publication of KR960026171A publication Critical patent/KR960026171A/ko
Application granted granted Critical
Publication of KR100290769B1 publication Critical patent/KR100290769B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 방법에 관한 것으로, 특히 금속 배선간의 연결을 위한 초미세 콘택홀을 매립하는 텅스텐 플러그를 통하여 반도체 기판에 콘택하는 금속 배선 방법에 관한 것이다. 본 발명은 반도체 기판에 확산영역을 형성하고, 절연막을 형성한 후 텅스텐 플러그를 형성하는 반도체 장치의 제조 방법에 있어서, 반도체 기판 내부에 불순물을 주입하여, 확산영역을 형성하고 절연 산화막 및 질화막을 형성하는 단계; 콘택홀을 형성하여 확산영역을 노출시키는 단계; 티타늄막, 질화티타늄막, 및 TEOS 산화막을 순차적으로 형성하는 단계; 상기 TEOS 산화막을 블랭키트 식각하는 단계; 상기 티타늄막 및 질화티타늄막을 블랭키트 식각하는 단계; 상기 TEOS 산화막을 습식으로 제거하는 단계; 및 선택적인 텅스텐막을 형성하는 단계로 이루어지는 것을 특징으로 한다. 따라서 본 발명에 의하면, 콘택홀내부에만 질화막 및 질화티타늄막을 남게 하여 텅스텐막을 선택적으로 용이하게 증착하므로써, 반도체 소자의 단선 불량이나. 접속 불량이 방지될 수 있다.

Description

텅스텐 플러그 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(가) 내지 (라)는 본 발명에 따른 플러그 형성 방법을 순차적으로 나타내는 공정도.

Claims (6)

  1. 반도체 기판에 확산영역을 형성하고, 절연막을 형성한 후 턴스텐 플러그를 형성하는 반도체 장치의 제조 방법에 있어서, 반도체 기판내부에 불순물을 주입하여, 확산영역을 형성하고 절연 산화막 및 질화막을 형성하는 단계; 콘택홀을 형성하여 확산영역을 노출시키는 단계; 티타늄막, 질화티타늄막, 및 절연막을 순차적으로 형성하는 단계; 상기 절연막을 블랭킷 식각하는 단계; 상기 티타늄막 및 질화티타늄막을 블랭킷 식각하는 단계; 상기 절연막 습식으로 제거하는 단계; 및 선택적인 텅스텐막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 질화막의 두께는 300~500Å인 것을 특징으로 하는 반도체 장치의 제조 방법.　
  3. 제1항 또는 제2항에 있어서, 상기 절연막 TEOS 산화막, SOG막 또는 폴리아미드막인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 절연막을 블랭킷 식각할 때에 CF4, CHF3, Ar 가스를 사용하여 질화티타늄막을 노출시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 티타늄막 및 질화티타늄막을 블랭킷 식각할 때에 Cl2, He 가스를 사용하여 질화막을 노출시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 선택적인 텅스텐막을 형성할 때에 WF6+H2, WF6+SiH4또는 WF6+SiH2Cl2가스 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035698A 1994-12-21 1994-12-21 텅스텐 플러그 형성 방법 KR100290769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035698A KR100290769B1 (ko) 1994-12-21 1994-12-21 텅스텐 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035698A KR100290769B1 (ko) 1994-12-21 1994-12-21 텅스텐 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR960026171A true KR960026171A (ko) 1996-07-22
KR100290769B1 KR100290769B1 (ko) 2001-06-01

Family

ID=37525838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035698A KR100290769B1 (ko) 1994-12-21 1994-12-21 텅스텐 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR100290769B1 (ko)

Also Published As

Publication number Publication date
KR100290769B1 (ko) 2001-06-01

Similar Documents

Publication Publication Date Title
JP2004080016A (ja) 半導体コンタクト構造及びその形成方法
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
KR960026171A (ko) 텅스텐 플러그 형성 방법
KR19980053692A (ko) 반도체 소자의 금속 배선 형성방법
JPH08288387A (ja) 半導体装置の製造方法
KR100284283B1 (ko) 반도체소자의배선형성방법
KR19980056165A (ko) 반도체 소자의 금속 배선 형성방법
KR20020047894A (ko) 반도체 소자의 금속 배선 형성 방법
KR940001279A (ko) 반도체의 금속배선 형성방법
KR100197531B1 (ko) 금속 배선막 형성을 위한 감광막 제거방법
KR100457408B1 (ko) 반도체소자의텅스텐플러그형성방법
JP2504587B2 (ja) 半導体集積回路の製造方法
KR20030000827A (ko) 반도체 소자의 제조방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR100447982B1 (ko) 반도체소자의금속배선형성방법
JPH06236931A (ja) 配線構造及びその製造方法
KR970052412A (ko) 반도체 장치의 금속 배선 제조 방법
KR20010065292A (ko) 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법
KR960035831A (ko) 반도체 소자의 금속배선 형성방법
KR20030055804A (ko) 비트라인 형성 방법
KR970052398A (ko) 반도체 장치의 제조방법
KR970052926A (ko) 반도체 소자의 금속배선 형성방법
KR970052864A (ko) 반도체소자의 층간절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee