Claims (8)
반도체 기억소자의 데이타 라인 구동장치로 부터 전달된 데이타를 출력하는 출력단자가 큰 저항과 커패시터를 가지고 있는 경우에 상기 출력단자로 부터의 신호 전달 속도를 향상시키기 위하여, 상기 출력단자로부터 출력되는 출력신호를 지연시키기 위한 지연수단과, 상기 출력단자의 신호를 게이트의 입력신호로 하고 상기지연수단으로부터의 출력신호를 트랜지스터의 소오스 노드로 하는 스위치 수단과, 상기 스위치수단의 출력신호를 게이트 입력신호로 하고 상기 출력단자 및 전원전위 사이에 접속된 방전 수단을 구비하는 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.In order to improve the signal transfer speed from the output terminal when the output terminal for outputting data transmitted from the data line driving device of the semiconductor memory device has a large resistance and a capacitor, the output signal output from the output terminal is outputted. Delay means for delaying, a switch means for making the signal of the output terminal an input signal of a gate, and an output signal from the delay means being a source node of a transistor, and an output signal of the switch means being a gate input signal, And a discharging means connected between the output terminal and the power supply potential.
제1항에 있어서, 상기 방전 수단의 게이트 입력신호 및 접지전위 사이에 접속되고, 게이트로 상기 지연수단의 출력신호가 반전된 신호를 입력하는 NMOS트랜지스터를 추가로 구비하는 것을 특징으로 하는 신호선 구동회로의 방전 보정 장치.2. The signal line driver circuit according to claim 1, further comprising an NMOS transistor connected between the gate input signal of the discharging means and the ground potential and inputting a signal inverted to the gate the output signal of the delay means. Discharge compensation device.
제1항에 있어서, 상기 방전 소자의 게이트 입력신호 및 전원전위 사이에 접속되고, 게이트로 상기 지연수단의 출력신호가 반전된 신호를 입력하는 PMOS트랜지스터를 추가로 구비하는 것을 특징으로 하는 신호선 구동회로의 방전보조 장치.2. The signal line driver circuit according to claim 1, further comprising a PMOS transistor connected between the gate input signal and the power potential of the discharge element, and inputting a signal in which the output signal of the delay means is inverted to a gate. Discharge assist device.
제1항에 있어서, 상기 지연수단은 짝수개의 인버터로 구성된 것을 특징으로 하는 신호선 구동회로의 방전보조 장치.The discharge assisting apparatus of a signal line driving circuit according to claim 1, wherein the delay means comprises an even number of inverters.
제1항에 있어서, 상기 지연수단은 저항소자 및 커패시터 소자로 구성된 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.The discharging auxiliary device of the signal line driver circuit according to claim 1, wherein the delay means comprises a resistance element and a capacitor element.
제1항에 있어서, 상기 스위치 수단은 PMOS트랜지스터로 구성되고, 상기 방전 수단은 NMOS트랜지스터로 구성된 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.The discharging auxiliary device of the signal line driver circuit according to claim 1, wherein the switch means comprises a PMOS transistor, and the discharge means comprises an NMOS transistor.
제1항에 있어서, 상기 스위치 수단은 NMOS트랜지스터로 구성되고, 상기 방전 소자는 PMOS트랜지스터로 구성된 것을 특징으로 하는 신호선 구동회로의 방전 보조 장치.The discharging auxiliary device of the signal line driver circuit according to claim 1, wherein the switch means comprises an NMOS transistor, and the discharge element comprises a PMOS transistor.
반도체 기억 소자에 있어서, 적어도 두개 이상의 셀 어레이를 구동하는 컬럼 디코더의 출력단자가 큰 저항과 커패시터를 가지고 있는 경우에 상기 출력단자로 부터의 신호 전달 속도를 향상시키기 위하여, 상기 출력단자로부터 출력되는 출력신호를 지연시키기 위한 지연수단과, 상기 출력단자의 신호를 게이트의 입력신호로 하고 상기 지연수단으로부터의 출력신호를 트랜지스터의 소오스 노드로 하는 스위치 수단과, 상기 스위치 수단의출력신호를 게이트 입력신호로하고 상기 출력단자 및 전원전위 사이에 접속된 충전수단을 구비하는 것을 특징으로 하는 신호선 구동회로의 충전 보조장치.In a semiconductor memory device, an output signal output from the output terminal to improve the signal transfer speed from the output terminal when the output terminal of the column decoder for driving at least two cell arrays has a large resistance and a capacitor Delay means for delaying the signal, switch means for making the signal of the output terminal the input signal of the gate, and the output signal from the delay means the source node of the transistor, and the output signal of the switch means the gate input signal, And a charging means connected between said output terminal and a power supply potential.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.