KR970055512A - Data output buffer - Google Patents

Data output buffer Download PDF

Info

Publication number
KR970055512A
KR970055512A KR1019950066000A KR19950066000A KR970055512A KR 970055512 A KR970055512 A KR 970055512A KR 1019950066000 A KR1019950066000 A KR 1019950066000A KR 19950066000 A KR19950066000 A KR 19950066000A KR 970055512 A KR970055512 A KR 970055512A
Authority
KR
South Korea
Prior art keywords
data
data output
constant voltage
output line
line driver
Prior art date
Application number
KR1019950066000A
Other languages
Korean (ko)
Inventor
김호기
오종훈
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066000A priority Critical patent/KR970055512A/en
Publication of KR970055512A publication Critical patent/KR970055512A/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 워드라인 구동회로는 칩으로부터 데이타를 입력받기 위한 입력라인과, 정상 출력전압에 영향이 미치지 않는 레벨을 갖는 제1전압으로 데이타 출력라인을 충전하기 위한 제1데이타 출력라인 구동기와, 상기 데이타 출력라인이 동작되지 않은 경우에 데이타 출력라인의 전압을 방전하기 위한 제2데이타 출력라인 구동기와, 출력 데이타의 상태에 따라 상기 제1데이타 출력라인 구동기의 구동을 제어하고 외부 전원전압의 변화에 대하여 일정한 전압레벨을 갖는 정전압의 데이타를 상기 제1데이타 출력라인 구동기에 인가하기 제1정전압 공급수단과, 출력 데이타의 상태에 따라 데이타를 상기 제2데이타 출력라인 구동기의 구동을 제어하고 상기 정전압의 데아타를 상기 제2데이타 출력라인 구동기에 인가하기 위한 제2정전압 공급수단을 구비한다.The word line driver circuit includes an input line for receiving data from a chip, a first data line driver for charging a data output line with a first voltage having a level that does not affect a normal output voltage, and A second data output line driver for discharging the voltage of the data output line when the data output line is not operated, and controlling the driving of the first data output line driver according to the state of the output data and Applying constant voltage data having a constant voltage level to the first data output line driver and controlling the driving of the second data output line driver according to the state of the output data and the first constant voltage supply means. And a second constant voltage supply means for applying a data to the second data output line driver. .

Description

데이타 출력 버퍼Data output buffer

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제2도는 본 발명의 일실시예에 따른 데이타 출력버퍼의 회로도.2 is a circuit diagram of a data output buffer according to an embodiment of the present invention.

Claims (7)

칩으로부터 데이타를 입력받기 위한 입력라인과, 정상 출력전압에 영향이 미치지 않는 레벨을 갖는 제1전압으로 데이타 출력라인을 충전하기 위한 제1데이타 출력라인 구동기와, 상기 데이타 출력라인이 동작되지 않는 경우에 데이타 출력라인의 전압을 방전하기 위한 제2데이타 출력라인 구동기와, 출력 데이타의 상태에 따라 상기 제1데이타 출력라인 구동기의 구동을 제어하고 외부 전원전압의 변화에 대하여 일정한 전압레벨을 갖는 정전압의 데이타를 상기 제1데이타 출력라인 구동기에 인가하기 제1정전압 공급수단과, 출력 데이타의 상태에 따라 상기 제2데이타 출력라인 구동기의 구동을 제어하고 상기 정전압의 데이타를 상기 제2데이타 출력라인 구동기에 인가하기 위한 제2정전압 공급수단을 구비하는 것을 특징으로 하는 데이타 출력버퍼.An input line for receiving data from the chip, a first data line driver for charging the data output line with a first voltage having a level that does not affect the normal output voltage, and the data output line is not operated A second data output line driver for discharging the voltage of the data output line, and controlling the driving of the first data output line driver according to the state of the output data and having a constant voltage level with respect to the change of the external power supply voltage. Applying data to the first data output line driver Control driving of the second data output line driver according to the state of the first constant voltage supply means and the output data, and transmit the data of the constant voltage to the second data output line driver. And a second constant voltage supply means for applying. 제1항에 있어서, 상기 제1정전압 공급수단은 게이트단자가 상기 입력라인에 접속되고 상기 입력라인으로부터 데이타를 입력받고 상기 입력 데이타의 상태에 따라 동작이 제어되는 제1피모스형 트랜지스터와, 드레인 단자가 상기 제1피모스형 트랜지스터에 접속되고 게이트단자를 통하여 정전압을 공급받아 상기 제1데이타 출력라인 구동기로 출력하는 제1엔모스형 트랜지스터와, 드레인단자가 상기 제1피모스형 트랜지스터와 공통으로 제1데이타 출력라인 구동기의 게이트단자에 접속되고 게이트단자가 상기 제1피모스형 트랜지스터와 공통으로 입력라이에 접속되고 소스단자가 접지전압원에 연결되며 입력 데이타의 레벨상태에 따라 동작이 제어되는 2엔모스형 트랜지스터를 구비하는 것을 특징으로 하는 데이타 출력버퍼.The first PMOS transistor of claim 1, wherein the first constant voltage supply means comprises: a first PMOS transistor having a gate terminal connected to the input line, receiving data from the input line, and controlling operation according to a state of the input data; A first NMOS transistor, whose terminal is connected to the first PMOS transistor, receives a constant voltage through a gate terminal, and outputs the same to the first data output line driver, and a drain terminal is common to the first PMOS transistor. Connected to the gate terminal of the first data output line driver, the gate terminal is connected to the input line in common with the first PMOS transistor, the source terminal is connected to the ground voltage source, and the operation is controlled according to the level state of the input data. A data output buffer comprising a 2-enMOS transistor. 제1항에 있어서, 상기 제1정전압 공급수단은 상기 입력라인으로부터 입력된 데이타 신호를 반전하고 상기 반전신호의 상태에 따라 상기 제1데이타 출력라인 구동기의 구동을 제어하고, 정전압의 데이타를 상기 제1데이타 출력라인 구동기에 인가하기 위한 정전압공급 인버터인 것을 특징으로 하는 데이타 출력버퍼.The method of claim 1, wherein the first constant voltage supply means inverts the data signal input from the input line, controls the driving of the first data output line driver according to the state of the inversion signal, and supplies data of the constant voltage to the first voltage. A data output buffer, characterized in that it is a constant voltage supply inverter for application to a data output line driver. 제1항에 있어서, 상기 제2정전압 공급수단은 게이트단자가 상기 입력라인에 접속되고 상기 입력라인으로부터 데이타를 입력받고 상기 입력 데이타의 상태에 따라 동작이 제어되는 제2피모스형 트랜지스터와, 드레인 단자가 상기 제2피모스형 트랜지스터에 접속되고 게이트단자를 통하여 상기 정전압을 공급받아 상기 제2데이타 출력라인 구동기로 출력하는 제3엔모스형 트랜지스터와, 드레인단자가 상기 제2피모스형 트랜지스터와 공통으로 제2데이타 출력라인 구동기의 게이트단자에 접속되고 게이트단자가 상기 제2피모스형 트랜지스터와 공통으로 입력라인에 접속되고 소스단자가 접지전압원에 연결되며 입력 데이타의 레벨상태에 따라 동작이 제어되는 제4엔모스형 트랜지스터를 구비하는 것을 특징으로 하는 데이타 출력버퍼.The second PMOS transistor of claim 1, wherein the second constant voltage supply means includes a second PMOS transistor having a gate terminal connected to the input line, receiving data from the input line, and controlling operation according to a state of the input data. A third NMOS transistor having a terminal connected to the second PMOS transistor, receiving the constant voltage through a gate terminal, and outputting the second NMOS transistor to a second data output line driver; It is commonly connected to the gate terminal of the second data output line driver, the gate terminal is connected to the input line in common with the second PMOS transistor, the source terminal is connected to the ground voltage source, and the operation is controlled according to the level state of the input data. And a fourth NMOS transistor. 제1항에 있어서, 상기 제2정전압 공급수단은 상기 입력라인으로부터 입력된 데이타를 반전하기 위한 제1인버터와, 상기 제1인버터의 반전 데이타신호를 반전하고 상기 반전된 데이타의 상태에 따라 상기 제2데이타 출력 라인 구동기의 구동을 제어하며, 상기 정전압의 데이타를 상기 제2데이타 출력라인 구동기에 인가하기 위한 제2인버터를 구비하는 것을 특징으로 하는 데이타 출력버퍼.2. The method of claim 1, wherein the second constant voltage supply means comprises: a first inverter for inverting data input from the input line, an inverted data signal of the first inverter, and the second inverter according to a state of the inverted data; And a second inverter for controlling the driving of the second data output line driver and for applying the constant voltage data to the second data output line driver. 제1항에 있어서, 상기 제2정전압 공급수단은 상보형 모스 인버터인 것을 특징으로 하는 데이타 출력버퍼.The data output buffer according to claim 1, wherein the second constant voltage supply means is a complementary MOS inverter. 제1항에 있어서, 상기 정전압은 온도가 상승할 수록 높아지는 것을 특징으로 하는 데이타 출력버퍼.The data output buffer of claim 1, wherein the constant voltage increases as the temperature increases. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019950066000A 1995-12-29 1995-12-29 Data output buffer KR970055512A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066000A KR970055512A (en) 1995-12-29 1995-12-29 Data output buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066000A KR970055512A (en) 1995-12-29 1995-12-29 Data output buffer

Publications (1)

Publication Number Publication Date
KR970055512A true KR970055512A (en) 1997-07-31

Family

ID=66637130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066000A KR970055512A (en) 1995-12-29 1995-12-29 Data output buffer

Country Status (1)

Country Link
KR (1) KR970055512A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550143B1 (en) * 2002-07-15 2006-02-08 가부시끼가이샤 르네사스 테크놀로지 Semiconductor device having cmos driver circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550143B1 (en) * 2002-07-15 2006-02-08 가부시끼가이샤 르네사스 테크놀로지 Semiconductor device having cmos driver circuit
US7023247B2 (en) 2002-07-15 2006-04-04 Renesas Technology Corp. Semiconductor device having CMOS driver circuit

Similar Documents

Publication Publication Date Title
KR930005027A (en) Internal power generation circuit
KR930008838A (en) Address input buffer
KR970051206A (en) Low power sense amplifier circuit
KR970055264A (en) Differential amplifier
KR940017201A (en) Data output buffer
KR970051131A (en) Sense Amplifier Output Control Circuit of Semiconductor Memory
KR930003147A (en) Sensor amplifier control circuit of semiconductor memory device
KR970013732A (en) Data output buffer using multi power
KR960019309A (en) Semiconductor integrated circuit, signal transmission method and signal transmission system
KR960035284A (en) Memory data transfer device
KR970012788A (en) Semiconductor storage device
KR970055512A (en) Data output buffer
KR960019978A (en) Pulse generator
KR100486200B1 (en) Bit line voltage generator for semiconductor device
KR0179776B1 (en) Word line drive device
KR970031318A (en) Data output buffer
KR970012729A (en) Word line driving circuit
KR970013729A (en) Output buffer circuit
KR970003221A (en) Time delay circuit of semiconductor memory device
KR970002828A (en) Pull-Up / Pull-Down Bidirectional Data Input and Output Short Circuit with Enable
KR19990071109A (en) Internal signal delay circuit of the memory device
KR970076798A (en) Internal power supply voltage generation circuit of semiconductor memory device
KR950022125A (en) Data output buffer
KR960025769A (en) Word line drive
KR970055518A (en) Output buffer circuit of memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application